视频图像编解码FPGA

全定制FPGA硬件电路设计实现最大公约数求取算法（Quartus II）

设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前，FPGA
2402_82964571林·2024-02-13 17:41

《FPGA至简设计原理与应用》学习笔记2 —— FPGA至简设计原理

课程资源视频：https://www.bilibili.com/video/BV14K4y1u7kH/资料：https://www.aliyundrive.com/s/E9H7Mc5hqhu第1章高效编辑器GVIMGVIM官方的四种操作模式命令模式插入模式可视模式正常模式本课程至简设计法将GVIM分为三种模式：命令模式：只能看代码和发出命令，不能进行文本编辑编辑模式：文本编辑列操作模式：对多行的某
|惜取少年时·2024-02-13 15:06

学习笔记 2019-04-30

HousePrices-bagging_xgboost+lasso+ridgeKaggle入門級賽題：房價預測FFMPEG视音频编解码零基础学习方法35岁程序员的独家面试经历公司名称公司介绍薪水车辆工程专业
段勇_bf97·2024-02-13 15:41

AMD FPGA设计优化宝典笔记（1）触发器

高亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-13 09:13

AMD FPGA设计优化宝典笔记（2）亚稳态

一亚稳态亚稳态的产生是由于寄存器采样不满足建立时间或保持时间要求导致的，亚稳态的产生是无法避免的，我们能做的只是想办法降低其发生的频率。在跨时钟域设计中，由于时钟域存在跨域，如果不采取手段，则会有很大概率会引入亚稳态。今天看了亚稳态这一章，感觉印象最深刻的是，它对应的是异步的处理，也就是发送的寄存器的时钟是一个，接收寄存器的时钟是另外一个。1单bit的信号如果是一个单比特的信号，那么可以通过让接收
徐丹FPGA之路·2024-02-13 08:12

FPGA_工程_基于rom的vga显示

一框图二代码修改moduleDisplay#(parameterH_DISP=1280,parameterV_DISP=1024,parameterH_lcd=12'd150,parameterV_lcd=12'd150,parameterLCD_SIZE=15'd10_000)(inputwireclk,inputwirerst_n,inputwire[11:0]lcd_xpos,//lcdho
哈呀_fpga·2024-02-12 18:44

vivado中关于mark_debug综合被优化的问题

vivado中关于mark_debug综合被优化的问题最近项目中到了FPGA验证阶段，使用vivado2010版本百度各种方法去探测想要debug的信号，一些简单的信号，直接在netlist中标记即可，
weixin_37639451·2024-02-12 16:10

AD9689 input clock not detect

网址如下：AD9689inputclocknotdetect-Q&A-High-SpeedADCs-EngineerZone(analog.com)OurFPGAboardhastwoAD9689，oneworksok
jjzw1990·2024-02-12 16:39

JESD204B接口调试记录3 - 总结

六、FPGA工程里JESD204IP如何设置？七、传输层如何解包？
jjzw1990·2024-02-12 16:09

【Vivado】JTAG连着FPGA启动失败问题

问题描述：Vivado2016以后的版本，JTAG连着FPGA并且VivadoHardwareManger打开的情况下，会出现上电后启动失败的问题。
jjzw1990·2024-02-12 16:08

一个Vivado仿真问题的debug

我最近在看Synopsys的MPHY仿真代码，想以此为参考写个能实现PWM-G1功能的MPHY，并应用于ProFPGA原型验证平台。
jjzw1990·2024-02-12 16:37

阿里集团基于 Fluid+JindoCache 加速大模型训练的实践

在计算方面，以GPU和FPGA等异构硬件为例，他们通过短周期的迭代和演进来适应不断变化的需求。阿里集团通过统一调度、统一资源池以及全面弹性等调度手段满足了复杂的计
阿里技术·2024-02-12 15:00

Vitis AI 集成

在设计时兼顾高效率和易用性，充分发挥了XilinxFPGA和ACAP上AI加速的潜力。TVM中当
·2024-02-12 12:42

【Vitis/Vivado】在一台PC上同时调试多块FPGA开发板的方法

参考文献https://support.xilinx.com/s/article/75316?language=en_US问题描述需要对多个开发板之间的数据交互进行调试，而手头只有一台PC（和拓展坞），下文将介绍如何利用仅有的PC连接多个板卡进行单步调试。步骤连接多块开发板到电脑，启动开发板，如果接口不够可以用拓展坞或者只连接JTAG接口，在系统菜单里找到XilinxDesignTools，从中找
wjh776a68·2024-02-12 11:27

Vivado用ILA抓波形保存为CSV文件

将ILA观察到的波形数据捕获为CSV文件，抓10次，把文件合并，把源文件删除运行方法：Vivado的Tclconsole窗口输入命令settcl_dirF:/KLD_FPGA/Code/simsettcl_filenameTCL_ILA_TRIG_V1.2
nomil9·2024-02-12 10:36

红外模块详解

和红外有关的模块有很多，比如红外循迹，红外感应，红外发射，红外接收，红外对射，红外编解码等等。
·2024-02-11 18:07

卫星通讯领域FPGA关注技术：算法和图像方面（2）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有MVDR算法、高速基带芯片、RF芯片、毫米波有源相控阵天线、无线AI，以下做了一些基础的调研
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（4）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有5GNTN、多址技术、低轨通信卫星LEO，以下做了一些基础的调研：15GNTN来自《5GNTN
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（1）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有LMS算法、RLS算法、LCMV算法、SAR图像处理，以下做了一些基础的调研：1LMS算法
徐丹FPGA之路·2024-02-11 17:42

卫星通讯领域FPGA关注技术：算法和图像方面（3）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有通感融合、RNSS授时、惯导，以下做了一些基础的调研：1通感融合1）来自博鳌亚洲论坛·创新报告
徐丹FPGA之路·2024-02-11 17:12

【5G NR】【一文读懂系列】移动通讯中使用的信道编解码技术-Turbo编码原理

目录Turbo码：无线通信中的革命性技术引言一、Turbo码的基本原理1.1卷积码基础：1.2Turbo码的构造：1.2.1分量编码器1.2.2随机交织器1.2.3穿刺和复接单元1.3编码器结构的重要性和影响1.4迭代解码：1.4.1迭代思想1.4.2BCJR算法流程二、Turbo码的应用场景2.1无线通信2.2卫星通信2.3深空通信三、Turbo码的优缺点分析3.1优点：3.2缺点：四、Turb
瑶光守护者·2024-02-11 09:48

【5G NR】【一文读懂系列】移动通讯中使用的信道编解码技术-Viterbi译码原理

目录一、引言二、Viterbi译码的基本原理2.1卷积码与网格图2.2Viterbi算法的核心思想2.3路径度量与状态转移三、Viterbi译码算法工作原理详解3.1算法流程3.2关键步骤3.3译码算法举例3.4性能特点四、Viterbi译码的应用场景4.1移动通信系统4.2卫星通信系统4.3磁盘存储系统五、Viterbi译码的优缺点分析5.1优点5.2缺点六、Matlab算法示例七、总结一、引言
瑶光守护者·2024-02-11 09:48

[从零开始学习FPGA编程-28]：进阶篇 - 基本组合电路-奇偶校验生成器（Verilog语言版本）

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊·2024-02-11 08:14

fpga 需要掌握哪些基础知识？

个人根据自己的一些心得总结一下fpga需要掌握的基础知识，希望对你有帮助。
宸极FPGA_IC·2024-02-11 01:30

13. 串口接收模块的项目应用案例

1.使用串口来控制LED灯工作状态使用串口发送指令到FPGA开发板，来控制第7课中第4个实验的开发板上的LED灯的工作状态。
Dale_e·2024-02-10 21:43

FFmpeg学习全家桶合集---致敬雷神

（一）FFmpeg命令行学习**前言概念媒体流（Stream）：表示时间轴上的一段连续数据，如一段声音数据、一段视频数据或一段字幕数据，可以是压缩的，也可以是非压缩的，压缩的数据需要关联特定的编解码器。
知与行！实践是掌握知识的唯一方法·2024-02-10 13:18

【5G NR】【一文读懂系列】移动通讯中使用的信道编解码技术-卷积码原理

目录一、引言二、卷积编码的发展历史2.1卷积码的起源2.2主要发展阶段2.3重要里程碑三、卷积编码的基本概念3.1基本定义3.2编码器框图3.3编码多项式3.4网格图(Trellis)描述四、MATLAB示例一、引言卷积编码，作为数字通信领域中的一项关键技术，自其诞生以来便受到广泛关注。卷积编码是一种纠错编码方法，它通过引入冗余信息来提高数据传输的可靠性。本文旨在全面介绍卷积编码的基本概念、原理、
瑶光守护者·2024-02-10 10:09

CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量

如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust·2024-02-10 09:11

Vitis AI 集成

在设计时兼顾高效率和易用性，充分发挥了XilinxFPGA和ACAP上AI加速的潜力。T
HyperAI超神经·2024-02-10 08:33

电力电子技术

5.0简介5.1基本斩波电路5.1.1降压斩波电路BuckChopper5.1.1.1小纹波近似5.1.2升压斩波电路11DC-DC变换器数字控制11.1基于单片机控制11.2基于DSP控制11.3基于FPGA
万码无虫·2024-02-10 06:07

AUTOSAR汽车电子嵌入式编程精讲300篇-基于FPGA和CAN协议2.0B的总线控制器研究与设计（续）

目录3.2寄存器管理模块3.2.1寄存器规划及设计3.2.2BasicCAN模式3.2.3PeliCAN模式
格图素书·2024-02-10 06:55

FPGA实现ISP用于无人车、无人机配送的方案调研

查到一个always奥唯思公司做的用FPGA实现ISP的方案，采用易灵思钛金16nm的FPGATi60F225，通过MIPICSIRX采集图像传感器的数据，在FPGA内部经过一系列复杂的ISP运算后，再通过
徐丹FPGA之路·2024-02-10 00:35

平时积累的FPGA知识点（4）

回答:用emio或者gp接口，如果是控制fpga芯片外部信号，用mio。
徐丹FPGA之路·2024-02-10 00:35

数字IC实践项目（9）— Tang Nano 20K: I2C OLED Driver

写在前面的话硬件模块RTL电路和相关资源报告SSD1306OLED驱动芯片SSD1306I2C协议接口OLED驱动模块RTL综合实现总结写在前面的话之前在逛淘宝的时候偶然发现了TangNano20K，十分感慨国产FPGA
IC_Brother·2024-02-09 22:35

qt/c++实现表情选择框

编解码的设计。映射关系设计。匹配机制设计演示效果代码获取进群：287590944，群文件里面有
pp不会算法^v^·2024-02-09 20:51

Diamond软件的使用--(1)软件安装及配置

3.12版本64位官网链接(简单注册账户即可下载)：https://www.latticesemi.com/en/Products/DesignSoftwareAndIP/FPGAandLDS/LatticeDiamond
zidan1412·2024-02-09 19:07

Diamond3.5软件的使用--(2)新建工程并生成可烧录文件

相关参考：https://www.stepfpga.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入verilog文件===
zidan1412·2024-02-09 19:07

vscode开发FPGA(0)--windows平台搭建

一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese（simplified）中文汉化包2.安装Verilog-HDL/systemVerilog插件(支持verilog语法)3.配置CTagsSupport插件(支持代码跳转)1)在github下载universalctags最新版本Release2
zidan1412·2024-02-09 19:35

EasyX图形库学习（三、用easyX控制图形界面中的小球、图片-加载、输出）

目录小球视频图像输出函数loadimage用于从文件中读取图片putimage在当前设备上绘制指定图像。
走在努力路上的自己·2024-02-09 13:22

VH6501CAN干扰仪CANDisturbance干扰测试

因为VH6501中的FPGA时钟频率是160Mhz，所以一个tick就是6.25ns，而CAN总线速率100kbi
LLLTM·2024-02-09 11:51

Quartus工程的qsf配置约束文件介绍

一、qsf文件概述qsf：QuartusSettingFile，是Quartus工程的配置文件；包含一个Quartus工程的所有约束，包括工程的软件版本信息、FPGA器件信息、引脚约分配、引脚电平分配，
GBXLUO·2024-02-09 09:02

用pcimem读写x64平台下的PCIE外设寄存器

背景在之前的一篇文章用devmem2读写设备IO内存中，我介绍了devmem2这个通过读写/dev/mem文件实现从用户空间访问外设寄存器的工具，但是对于PCIE设备，特别是FPGA模拟出来的自定义PCIE
六个九十度·2024-02-09 05:11

音频网络传输 1

09｜音频编解码器是如何工作的？今天介绍一下什么是音频编/解码器，以及它背后的原理。不妨先设想一下：如果没有音频编/解码器，直接给对方发送原始数据，会发生什么事情呢？
_Rye_·2024-02-09 05:36

深入理解Netty及核心组件使用—上

2.功能强大，预置了多种编解码功能，支持多种主流协议。3.定制能力强
山鸟与鱼！·2024-02-09 01:36

Netty中使用编解码器框架

目录什么是编解码器？
山鸟与鱼！·2024-02-09 01:05

FPGA_ip_pll

常使用插件管理器进行ip核的配置，ip核分为计算，存储，输入输出，视频图像处理，接口，调试等。
哈呀_fpga·2024-02-08 23:24

FPGA_工程_基于Rom的VGA图像显示

一工程框图框图中，CLK_in，Vga_ctrl，Vga_pic模块已有，只需要对顶层模块进行修改，并将romip例化添加到Vga_pic模块的.v文件中，对Vga_pic的.v文件进行一定修改。二理论补充显示图像的方法：使用matlab将图像格式转化为，.mif数据文件，再使用.mif数据文件对Rom进行初始化。三信号Vga_pic模块修改后框图
哈呀_fpga·2024-02-08 23:24

【FPGA开发】Modelsim和Vivado的使用

本篇文章包含的内容一、FPGA工程文件结构二、Modelsim的使用三、Vivado的使用3.1建立工程3.2分析RTLANALYSIS3.2.1`.xdc`约束（Constraints）文件的产生3.3
Include everything·2024-02-08 22:56

Original PIPE and Serdes PIPE

PCIEPHY系统结构框图如下所示，它包括逻辑子层(编解码)，物理子层（数据的
许嵩66·2024-02-08 18:30

【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】

之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片（SoC）的上下文中，“PL”通常指的是可编程逻辑（ProgrammableLogic）部分，特别是在使用了FPGA
CodingCos·2024-02-08 16:34
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他