锁相

基于FPGA的VHDL语言呼吸灯设计

1.系统概述本设计在AlteraCycloneIIEP2C35平台上，利用锁相环、计数器等数字电路，产生占空比可随时间自动变化的PWM波形，从而控制LED灯的亮度变化，实现以2s为周期的LED灯的呼吸显示效果
AAUfoa·2020-08-15 21:20

STM32F10xx时钟系统时钟笔记

HSEOsc（HightSpeedExternalOscillator（高速外部振荡器））:接外部的晶振，正点原子接的是8M的，范围：4M~16M，可通过寄存器配置三、PLL：（phaselockedloop（锁相环
六年级·2020-08-15 11:49

智慧路灯火爆来袭，为物联网市场再添热度

如今共享经济、无人零售业、远程视频监控、智能门锁相继来袭，整个智能产品市场精彩纷呈，智慧路灯中沉寂一段时间后，通过物联网技术的重新改善也开始重返智能市场，为火爆的物联网市场再添热度。
shy中亿物联网·2020-08-15 07:47

Android下的多线程

对于那些需要控制的线程，一般我们都是和互斥锁相互关联，从而来控制线程的进度，一般我们创建子线程，一种线程是很常见的，那就是带有消息循环的线程。消息循环是一个很有用的线程方式，曾经自己用C
yangtaoJ2me·2020-08-15 01:29

2020-08-12

细粒度锁相较于粗粒度锁来说，毫无疑问，它能减缓激烈的锁竞争的情情况，但是它在实现上会增加额外的复杂度。这个很好理解，在server端原先只需要维护一把锁就行了，现在则要可
千与千寻之前1·2020-08-14 23:07

分布式锁

单机环境下的锁为何解决不了分布式环境锁相关问题1、为什么需要分布式锁？2、分布式事务和分布式锁有关系吗？有什么关系？3、分布式锁的实现方式有哪些？（哪些方式可以实现分布式锁？）
静若繁花_jingjing·2020-08-14 18:06

Mysql InnoDB存储引擎的锁相关

仅靠设置隔离级别/数据库锁是无法做到强逻辑一致性的即使是串行化的隔离级别，也存在读读共享。也就意味着仍然存在并发安全隐患举个例子，串行化级别下：事务A读数据x,值为v=1事务B读数据x,值为v=1事务A写数据,x=v+1,x=2事务A提交事务B写数据，x=v+1,x=2显然丢失更新了InnoDB提供了一致性的非锁定读、行级锁支持Lock与LatchLock主要用于锁定数据库中的对象，如表、页、行，
Aackkom·2020-08-14 14:00

时钟树详解

在STM32的启动文件中会调用调用固件库函数中的SystemInit(在文件system_stm32f10x.c)来初始化时钟,把时钟初始化为72Mhz,先来看下时钟树的整体图先看锁相环时钟的设置我们先看到
勇士后卫头盔哥·2020-08-14 03:26

Java并发编程(06)：Lock机制下API用法详解

本文源码：GitHub·点这里||GitEE·点这里一、Lock体系结构1、基础接口简介Lock加锁相关结构中涉及两个使用广泛的基础API：ReentrantLock类和Condition接口，基本关系如下
知了一笑·2020-08-12 21:27

分布式锁（Redis）

什么是分布式锁要介绍分布式锁，首先要提到与分布式锁相对应的是线程锁、进程锁。1.线程锁主要用来给方法、代码块加锁。当某个方法或代码使用锁，在同一时刻仅有一个线程执行该方法或该代码段。
爆爆淘·2020-08-12 18:26

分布式锁方式（一、基于数据库的分布式锁）

网上查阅了很多资料，整理一份比较全的关于分布式锁相关的资料，本文非原创只是不同文章的整理和理解，文章最后我会把资料来源摘出。
稻田-·2020-08-12 17:53

分布式锁

目录什么是分布式锁为什么要使用分布式锁分布式锁应该具备哪些条件分布式锁的三种实现方式基于数据库基于缓存实现SpringAOP简化分布式锁基于Zookeeper的实现方式总结什么是分布式锁要介绍分布式锁，首先要提到与分布式锁相对应的是线程锁
chenwucsdn·2020-08-12 16:58

JAVA并发编程系列(六)深入理解AQS原理

所谓的AQS(AbstractQueuedSynchronizer)即是抽象的队列式的同步器，内部定义了很多锁相关的方法，我们熟知的ReentrantLock、ReentrantReadWriteLock
帝都Bug卫冕冠军·2020-08-12 14:50

NB-IoT智能门锁大火，到底是在炒概念，还是优势明显？

与NB-IoT智能锁相比，蓝牙、Z
weixin_46401875·2020-08-12 10:43

数据库锁表的分析与解决

在实际应用中经常会遇到的与锁相关的异常情况，当两
leaderbird·2020-08-11 21:44

1.8V低功耗28位LVDS发送器 转接IC GM8285C：TTL转LVDS芯片

本器件片内集成锁相环模块，锁相环输入频率范围20MHz～135MHz。I/O电压支持1.8V/3.3V，core电压为1.8V/3.3V的28位可编程数据选通Channel-Link发送
wode1212008·2020-08-11 14:12

28位LVDS图像接收器 转接IC GM8284DD：LVDS转TTL芯片

本器件片内集成锁相环模块，锁相环输入频率范围20MHz～85MHz。本器件与DS90CR286、DS90CR288、DS90CF384、DS90CF384A、SN7
wode1212008·2020-08-11 14:12

STM32F103学习之RCC配置

）；2.HSI（内部高速时钟，8MHz，精度不高）；3.LSE（外部低速时钟，32.768kHz，一般用于产生精确秒信号）；4.LSI（内部低速时钟，40kHz）；还有几个衍生的时钟5.PLLCLK（锁相环时钟
sefwin·2020-08-11 13:21

STM32 时钟 RCC寄存器

HSIHSELSILSEPLLHSI高速内部时钟RC振荡器8MHZ精度不高HSE高速外部时钟是因振荡器4-16M精度高LSI低速内部时钟RC40K低功耗延时LSE低速外部时钟32.768Khz石英晶体RTCPLL锁相环倍频输出其时钟输入员可选择为
qq_39653453·2020-08-11 13:24

锁相环PLL（一）Xilinx PLL IP核使用方法

新建IP核文件如图所示，在“DesignàImplementation”下的任意空白处单击鼠标右键，弹出菜单中选择“NewSource…”。在弹出的“NewSourceWizardàSelectSourceType”下，如图所示，选择文件类型为“IP(COREGenerator&ArchitectureWizard)”。“Filename”可以给新创建的PLL取个名字，我们命名为“pll_cont
qq_30866297·2020-08-11 12:15

036_AUTOSAR学习笔记_MCAL基础架构

关于控制区驱动组MCU驱动锁相环RAM初始化MCU低功耗状态（这个我没用过）MCU重启模式（我似乎也没用
grey_csdn·2020-08-11 11:45

Java 线程等待操作比较（sleep、wait、park、Condition）

Java并发编程专栏系列笔记，系统性学习可访问个人复盘笔记-技术博客Java并发编程知识回顾本节内容需要基础知识点如下，可参考本专栏系统文章温习《线程等待通知机制（wait、notify）》《锁相关工具类
2.wa·2020-08-10 21:48

【13】Python3 - 多线程共享变量问题(加锁、解锁、可重入锁）

加锁相当于一个令牌，只有拥有令牌的人，才可以对
辰辰辰辰辰Y·2020-08-10 05:14

我画了35张图就是为了让你深入 AQS

这是程序员cxuan的第三期分享前言谈到并发，我们不得不说AQS(AbstractQueuedSynchronizer)，所谓的AQS即是抽象的队列式的同步器，内部定义了很多锁相关的方法，我们熟知的ReentrantLock
程序员cxuan·2020-08-09 22:50

我画了35张图就是为了让你深入 AQS

这是程序员cxuan的第三期分享前言谈到并发，我们不得不说AQS(AbstractQueuedSynchronizer)，所谓的AQS即是抽象的队列式的同步器，内部定义了很多锁相关的方法，我们熟知的ReentrantLock
程序员cxuan·2020-08-09 22:02

数据库锁的产生原因及解决办法

在实际应用中经常会遇到的与锁相关的异常情况，当两个事务需要一组有冲突的锁，而不能将事务继续下去的话，就会出现死锁，严重影响应用的正常执行。在数据库中有两种
wxwxy_2010·2020-08-09 15:48

db2数据库性能优化实践

，对表，索引进行REORG、runstats操作4、设置数据库参数（对性能、并发影响较大）内存相关设置：排序内存（SHEAPTHRES_SHR、SORTHEAP）、包缓存、catalogcace_sz锁相关设置
对_的_人·2020-08-09 07:56

MATLAB里仿真时锁相环怎么使用

你的意思使用Simulink来做锁相环的仿真吗？
熊队长·2020-08-09 03:10

【FPGA学习笔记】PLL IP核的使用

一、pll简介PLL(锁相环)对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。
米多奇米饼·2020-08-09 03:41

k60驱动代码学习（7）

/********************LQ_K60_函数库v1.0*********************文件名：PLL.c*功能：设置工作时钟模式，锁相环，即超频*/#ifndef__PLL_H
Illidan Stormrage·2020-08-09 02:13

DSP_F28335入门（2）——时钟电路及系统控制

1.时钟源与锁相环电路F28335的时钟源有两种，外部时钟源信号，内部时钟源信号。其中，内部时钟源信号接法时更常用的接法。如图：XCLKIN引脚置地，X1、X2引脚之间直接接入晶振。
BlueDrac·2020-08-09 01:49

F28335的InitSysCtrl()与DSP2833x_SysCtrl.c文件（2）

PLLCRandDIVSEL//DSP28_PLLCRandDSP28_DIVSELaredefinedinDSP2833x_Examples.h//InitPll(DSP28_PLLCR,DSP28_DIVSEL);对锁相环进行配置
weixin_38422044·2020-08-09 01:29

锁相环PLL原理分析

PLL，PhaseLockedLoop，锁相环，它的作用是得出正弦波的相位和角速度（区别于芯片硬件上的倍频器）。
tuxinbang1989·2020-08-08 22:40

DSP28335的时钟电路介绍与时钟电路配置相关问题

**一、28335的时钟源**如图1所示：图1时钟与锁相环电路从上图可以看出，28335的时钟源有两种，但是我们在实际应用当中，都是采用使用内部振荡器作为时钟源的（简称内部
pmsm小白·2020-08-08 19:52

整数（奇偶）+分数分频器的verilog实现（大合集）

小数（分数）分频3.1N+0.5分频3.2任意小数分频3.2.1基于脉冲删除小数分频的算法描述3.2.2脉冲删除小数分频的仿真3.2.3脉冲删除小数分频的RTL代码分频在数字设计中应用广泛，通常可以使用锁相环
隔壁老余·2020-08-08 16:45

浅谈悲观锁和乐观锁

乐观锁定义：与悲观锁相反，乐观锁假设每一次操作都认为不会对数据进行修改，所以都不会加锁，但是乐观锁会在更新时判断下线程操作期间中数据是否
b1319539·2020-08-08 14:40

每天一点FPGA——入门篇（了解FPGA）

FPGA主芯片FPGA主芯片采用Altera公司CycloneIV系列低功耗低成本FPGA器件EP4CE10F17C8N，该器件拥有10K的逻辑单元，两个独立锁相环，180个用户IO管脚，423936bit
wzp年轻人·2020-08-08 14:44

TMS320F2812外部接口分析与存储器扩展

该芯片为32位定点DSP，最高主频150MHz，最小指令周期6.67ns，外部采用低频时钟，通过片内锁相环倍频；相对于TMS320LF2407只能寻址192KB地址空间，该芯片的外部接口最多可寻址4MB
Augusdi·2020-08-08 12:38

dsp28335时钟 总结

1.dsp28355的最高频率为150MHZ30MHZ晶振信号OSCCLK经锁相环10倍频（PLLCR设置）然后经过2分频（PLLSTS设置）产生150MHZ时钟信号2.150MHZ：1）LSPCLK(
zhuangjianyu123·2020-08-08 12:38

小数分频超详解+实例

小数分频原理在没有数字锁相环的情况下，要实现小数分频的方法是：先设计两个不同分频比的整数分频器，然后通过控制两种分频比出现的不同次数来获得所需的小数分频值，从而实现平均意义上的小数分频。
Super-fei·2020-08-08 11:48

单相整流软件锁相环（PLL）simulink仿真

在单相整流器中，电网电压的锁相是最基本最重要的技术点之一，相位之余整流器，就像空气之于人类。本次记录一下基于二阶广义积分器虚拟两相的单相软件锁相环的simulink仿真。仿真搭建如图1所示。
电力电子技术学习记录·2020-08-08 10:46

锁相环讲解及simulink仿真

锁相环讲解及simulink仿真分析一型锁相环二型锁相环（电荷泵锁相环）2.1二型锁相环基本结构2.2串联电阻锁相环结构2.3.1二阶环路滤波器2.3.2三阶二型锁相环参数设计三.锁相环simulink
virtuoso~晓晓·2020-08-08 10:39

JUC之ReentrantLock解读

ReentrantLock可重入互斥锁具有同synchronized的隐式监视器锁相同的基本行为和语义，但是其更具有扩展能力。ReentrantLock提供公平锁和非公
lazycece·2020-08-08 02:47

【干货】NTP时间同步服务器技术详解

与频率同步不同的是，时间同步接受非连续的时间信息，非连续调控设备时钟，即设备时钟锁相环的调节控制是周
安徽京准电子公司·2020-08-07 21:57

单相锁相放大器，双相锁相放大器（AD630详解）

锁相放大就是解决在噪声中微弱信号提取的一种很好的方法。为什么不使用带通滤波器：使用带通滤波器只让想要测
FPGA小学生·2020-08-07 21:41

通信电子电路锁相鉴频器课设（Multisim && Proteus）

通信电子电路锁相环课设过程梳理Multisim仿真实现multisim里面没有找到CD4046集成芯片，只找到了一个替代的PLL_VIRTUAL元件，该元件集成度很高，只需要简单的设置VCO锁定频率以及低通滤波器的截止频率
Juily家的小蜜果·2020-08-07 21:53

verilog实现奇数倍分频

verilog实现奇数倍分频在学习FPGA的过程中，最简单最基本的实验应该就是分频器了，同时分频器也是FPGA设计中使用频率非常高的基本设计之一，尽管在芯片厂家提供的IDE中集成了锁相环IP，如altera
weixin_33816300·2020-08-07 20:38

用Verilog语言实现奇数倍分频电路3分频、5分频、7分频

htmlhttp://blog.sina.com.cn/s/blog_74da86160100w629.html分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源
limanjihe·2020-08-07 15:14

3D立体环绕声音响

SSS1629功能立体声16位ADC，16位DAC的音响，耳机驱动，五波段硬件均衡器，音频锁相环时钟振荡器，USB，USB控制器和PHYFS。
jsurround·2020-08-07 14:59

DDS与并行ADC、DAC

使用SignalTAP在时域观察信号使用Matlab在频域观察信号操作过程：一．生成分频和倍频锁相环创建一个Megafunction。
EyreG97·2020-08-07 11:10
上一页 11 12 13 14 15 16 17 18 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他