E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
门电路
8086与RAM存储电路
下面的多个或
门电路
是选择08000H~08FFFH中的奇地址和偶地址。配合着上面的两个4K8位的存储器使用,共8KB。
话道茫茫
·
2020-09-14 10:35
运算器设计(HUST) 第3关:4位快速加法器设计
知识与思路输入进位生成函数Gi=XiYi进位传递函数Pi=Xi⊕Yi由与门或
门电路
产生Gi和Pi信号:封装输出和数Si=Xi⊕Yi⊕Ci=Pi⊕Ci-1进位位Ci=XiYi+(Xi⊕Yi)
桐贤
·
2020-09-13 20:01
实验报告二:例2-19 一位全加器
而一个一位半加器可由基本
门电路
组成。半加器设计原理:只考虑两个一位二进制数的相加,而不考虑来自低位进位数的运算电
sun_悦
·
2020-09-13 19:30
广工计组实验报告
三态门与高阻态
三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的
门电路
。高阻态相当于隔断状态(电阻很大,相当于开路)。三态门都有一个EN控制使能端,来控制
门电路
的通断。
欧阳海宾
·
2020-09-13 16:38
数字电路
上下拉电阻、高阻态分析
2、上拉是对器件注入电流,下拉是输出电流3、弱强只是上拉电阻的阻值不同,没有什么严格区分4、对于非集电极(或漏极)开路输出型电路(如普通
门电路
)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道
Gauchy
·
2020-09-13 15:11
工作
bbs
汇编
io
c
扩展
计算机组成原理实验二:运算器实验
实验基于多思计算机组成原理网络虚拟实验系统实验室地址:http://www.dsvlab.cn/实验目的:通过
门电路
实现运算器1)掌握算术逻辑运算单元的工作原理。2)熟悉简单运算器的电路组成。
毅航同学
·
2020-09-13 14:01
计算机组成原理
华为硬件面试题
1.用与非门等设计全加法器2.给出两个
门电路
让你分析异同3.名词:sram,ssram,sdram4.信号与系统:在时域与频域关系5.信号与系统:和4题差不多6.晶体振荡器,好像是给出振荡频率让你求周期
ontheroad2535
·
2020-09-13 02:50
硬件面试题
4,驱动
门电路
OC门,即集电极开路
门电路
,OD门,即漏极开路
门电路
,必须外接上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载,所以又叫做驱动
门电路
。
奔跑的小脑斧
·
2020-09-12 21:08
硬件面试题
为什么要加上拉电阻和下拉电阻
对于非集电极(或漏极)开路输出型电路(如普通
门电路
)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
聚优致成
·
2020-09-11 02:02
硬件基础知识
FPGA与ASIC比较
它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件
门电路
数有限
weixin_30430169
·
2020-09-10 18:32
PDF电子书分享:深入浅出玩转FPGA第二版
它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件
门电路
数有限的缺点。
tyyisyuanyuan
·
2020-09-10 18:16
FPGA
汇编语言(部分)
汇编指令就是机器指令的助记符而已,一句汇编语言,对应CPU的一条指令集计算机是有许多逻辑
门电路
和一些电子元件组成的,不同硬件组成的计算机有不同的指令集,这一指令集可以用助记符表示的,也就是汇编语言,早期汇编语言可以有专业人士人工翻译成机器语言的
Alex_1799
·
2020-08-26 11:34
支持Xilinx FPGA中的32位 DDR4 SDRAM
FPGA器件属于专用集成电路中的一种半定制电路,是可编程的逻辑列阵,能够有效的解决原有的器件
门电路
数较少的问题。FP
英尚微电子
·
2020-08-24 17:32
fpga
芯片
存储服务器
人工智能
服务器
Verilog HDL——门级建模
门的类型Verilog已经提供了预定义的逻辑门原语来支持用户使用逻辑
门电路
。
越长大越孤单wz
·
2020-08-23 06:55
Verilog
什么是FPGA ?
它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件
门电路
数有限的缺点。
真正的能量来自内心
·
2020-08-22 23:07
什么是FPGA和它的发展历史
它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件
门电路
数有限的缺点。
xiangke975
·
2020-08-22 22:40
计算机科学
嵌入式
从赛灵思Kintex-7认识FPGA
它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件
门电路
数有限的缺点。Xilinx公司是FPGA的发明者,于1985年首次推
微信公众号:FPGA开源工作室
·
2020-08-22 21:25
FPGA
华为硬件面试题
6.华为硬件面试题2006-09-3013:02全都是几本模电数电信号单片机题目1.用与非门等设计全加法器2.给出两个
门电路
让你分析异同3.名词:sram,ssram,sdram4.信号与系统:在时域与频域关系
kencharles
·
2020-08-22 10:41
面试
华为
vpn
internet
网络
ssl
cmos管宽长比,OC, OD门和线与逻辑,传输门,竞争冒险,三态门
https://blog.csdn.net/qq_34070723/article/details/89291200cmos宽长比:1.CMOS的宽长比关于COMS原理及结构图可以参考[1]COMS原理及
门电路
设计
dxz44444
·
2020-08-22 09:42
数字电路设计
2020秋招
数字逻辑复习记录
码余三码典型格雷码计算法类卡诺图法布尔代数重要定律对偶式介绍更加深入最小项与最大项最小项最小项展开式最大项最大项展开式以一个表格举例性质一个关于最大项和最小项例子有无关项的展开式卡诺图蕴含项首要蕴含项基本首要蕴含项一个例子列表法求解基本首要蕴含项利用卡诺图化简得到最简表达式多级
门电路
DeadPool loves Star
·
2020-08-21 11:14
数字逻辑设计实验
推挽输出与开漏输出的区别
适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现线与需要用OC(opencollector)
门电路
简斯易达
·
2020-08-21 03:41
【Three Fire】数字基础
门电路
初探——数电学习笔记(1.1)
(一)
门电路
概述(1)开关电路初探(2)互补开关电路(3)正负逻辑(二)半导体二极管
门电路
(1)半导体二极管的开关特性(2)二极管电路常采用的近似(3)二极管与门(4)二极管或门(一)
门电路
概述(1)开关电路初探在电子电路中
精神小火君
·
2020-08-20 09:02
数字电路冲冲冲!!
试用D触发器和必要的
门电路
(或最小数量的中规模集成电路芯片)设计两位串行输入、并行输出双向移位寄存器. 寄存器有X、K两个输入端, K控制移位方向, X输入数据(题目全文见本博文示)
题:试用D触发器和必要的
门电路
(或最小数量的中规模集成电路芯片)设计两位串行输入、并行输出双向移位寄存器.寄存器有X、K两个输入端,K控制移位方向,X输入数据.K=0时,寄存器数据从高位移向低位,X往寄存器高位送数据
好梦成真Kevin
·
2020-08-20 08:08
数字电路
线与逻辑详解
通常CMOS
门电路
都有反相器作为输出缓冲电路,而在工程实践中,有时需要将两个门的输出端并联以实现“与”逻辑的功能称为“线与”逻辑,或者用于驱动大电流负载,或者实现逻辑电平变换。
weixin_30296405
·
2020-08-20 08:14
纯粹由数字电子器件构成的简易抢答器
数字电子技术教材中,有一个技能题:用边沿触发的JK触发器、
门电路
,做一个4人抢答器。做而论道设计了一个最简单的电路,不但有常规的抢答功能,还能显示出选手的编号。
baidu_知道
·
2020-08-20 06:29
抢答器
电子电路设计——三人抢答电路(D触发器版)
2.抢答按钮:三人的抢答按钮(s1,s2,s3)均置于高电平,当按下抢答按键后,电位变为低电平,经过与非
门电路
后产生下降沿并输入至对应触发器中。
C.L.R
·
2020-08-20 06:42
电子电路
数字电路实验
实验一、四2输入端与非门功能测试一、【实验目的:】1、了解与非门各参数的意义2、熟悉数字逻辑实验电路板的使用方法3、了解集成逻辑电路
门电路
的使用二、【实验设备及器材】1、数字逻辑电路实验板1块2、CD4011
jasonmg
·
2020-08-20 04:00
OC OD介绍
即集电极开路
门电路
必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和大电流负载,所以又叫做驱动
门电路
。输出端
weixin_30419799
·
2020-08-20 02:37
推挽输出、开漏输出、OC、OD、线或、线与、竞争、冒险、毛刺【基本概念,常看看】
适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现“线与”需要用OC(opencollector)
门电路
wq_T
·
2020-08-20 00:53
FPGA芯片结构
它是作为ASIC领域中的一种半定制电路而出现的,即解决了定制电路的不足,又克服了原有可编程器件
门电路
有限的缺点。
TIC_YX
·
2020-08-19 23:10
FPGA
深度学习中的数学与技巧(4): BatchNormalization 代码实现
其算法流程图如下:我们可以把这个流程图以
门电路
的形式展开,方便进行前向传播和后向传播:那么前向传播非常简单,直接给出代码:defbatchnorm_forward(x,gamma,beta,eps):N
Alanyannick
·
2020-08-19 04:51
CNNs
traditional
networks
&
tricks
Math
in
Deep
Learning
Deep
Learning
Notes
上拉电阻与下拉电阻介绍
一、定义上拉是对器件注入电流,下拉是输出电流;弱强只是上拉电阻的阻值不同,没有什么严格区分;对于非集电极(或漏极)开路输出型电路(如普通
门电路
)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道
zyex1108
·
2020-08-18 18:48
电子电路
上拉电阻 下拉电阻总结
2、OC
门电路
必须加上拉电阻,才能使用。3、为加大输出引脚的驱动能力,有的单片机
nvip
·
2020-08-18 17:35
上拉电阻大小选择
2、OC
门电路
必须加上拉电阻,才能使用。3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
亓磊
·
2020-08-18 17:15
verilog
不要自称是程序员,我十多年的 IT 职场总结
转自:http://blog.jobbole.com/94148/如果我可以给每个工程教育增加一门课,它不会涉及编译器、
门电路
或是时间复杂度,而是一门介绍行业现实的入门课,因为没人教过这些,所以我们遭受了很多不必要的痛苦和折磨
木日石
·
2020-08-18 15:51
主板开机电路常见故障及解决方法
4)开机电路中的
门电路
损坏。5)电源第14脚或第16脚经过的三极管和二极管损坏。6)南桥供电电路中的稳压器损坏。7)I/O芯片损坏。2.主板开机电路常见故障现象1)无法为主板加电。
lidongying
·
2020-08-18 15:36
硬件维护维修
上拉电阻,下拉电阻的含义,作用及选用原则
上拉是对器件注入电流,下拉是输出电流弱强只是上拉电阻的阻值不同,没有什么严格区分对于非集电极(或漏极)开路输出型电路(如普通
门电路
)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路
小木瓜
·
2020-08-18 14:17
嵌入式
上拉电阻下拉电阻的总结-转载
2、OC
门电路
必须加上拉电阻,才能使用。3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
yftangerine
·
2020-08-18 13:57
学无止境
工作
c
io
FPGA的工艺与原理
CPLD是可以等价于GAL的阵列,编程的数学模型是基于多项式的乘用与
门电路
实现,而多项式的加用或
门电路
实现。那么我们FPGA的编程机理是什么呢?它为什么能够实现我们任意的函数表达式呢?
ayang1986
·
2020-08-17 21:49
FPGA
FPGA数字系统设计(1)——初识FPGA
FPGA的特点:1、FPGA是专用集成电路(ASIC:集成度高但完成后不可修改的一种电路设计)领域的一种半导体定制电路,既解决了定制电路的不足,有客服了原有可编程器件
门电路
数有限的缺点;2、工作方式:查找表的工作方式
奋斗的蜗牛543464
·
2020-08-17 13:33
FPGA
竞争冒险
竞争冒险的产生及其原因在没有考虑信号通过导线和逻辑门的传输延迟时间的理想情况下,
门电路
的输入与输出为稳定状态。
ikerol
·
2020-08-15 23:40
Circuit
推挽输出与开漏输出的区别【转】
适合于做电流型的驱动,其吸收电流的能力相对强(一般20ma以内).推挽结构一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止.要实现线与需要用OC(opencollector)
门电路
wwb_byt
·
2020-08-15 12:06
学科理论
TTL电平和CMOS电平总结
TTL电平和CMOS电平总结1,TTL电平:输出高电平>2.4V,输出低电平=2.0V,输入低电平cmos3.3v),所以互相连接时需要电平的转换4,OC门,即集电极开路
门电路
,OD门,即漏极开路
门电路
thepoorworld
·
2020-08-15 11:12
数字电路
TTL电平
CMOS电平
计算机组成原理慕课测试-期末考试
假设一个
门电路
时间延迟为T,全部采用2输入
门电路
构成的8位串行加法器时间延迟17TMIPS寄存器文件中0号寄存器的功能是(恒零值)多周期CPU设计实验中控制器单元是(同步时序逻辑电路)多周期CPU设计实验中
JzjSunshine
·
2020-08-14 05:42
计算机组成原理
assign连续赋值
我们可以使用连续赋值语句来描述组合逻辑而不需要用
门电路
和互连线。
yuxiaojian01
·
2020-08-14 04:27
FPGA
逻辑
门电路
的延时分析
关于MOS管NMOS:PMOS:NMOS是栅极高电平(VGS>Vt)导通,低电平断开,可用来控制与地之间的导通。适合用于源极接地时的情况(低端驱动),只要栅极电压达到4V或10V就可以了。PMOS是栅极低电平(VGS
weixin_30888413
·
2020-08-14 03:33
什么是IP核
固IP除了完成软IP所有的设计外,还完成了
门电路
级综合和时序仿
andoyu
·
2020-08-12 09:52
其他
数电实验报告-
三、实验仪器、设备及材料数字电路实验箱、数字万用表、74LS151、74LS153、74LS00及其基本
门电路
。四、实验原理在数
a420318709
·
2020-08-11 11:35
上,下拉电阻的作用与计算
2、OC
门电路
必须加上拉电阻,以提高输出的搞电平值。3、为加大输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。
error0_dameng
·
2020-08-11 05:04
单片机
FPGA知识 简介
它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件
门电路
数有限的缺点。
zhongrg
·
2020-08-09 04:23
FPGA文章
语言
编程
测试
编译器
任务
output
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他