高云FPGA

DSP和ARM的优劣比较（也有FPGA）

概念1.FPGA:是可编程逻辑阵列，常用于处理高速数字信号，不过随着科技的发展，现在很多FPGACPLD可以集成mcu内核，甚至具备了ARMDSP的功能2.ARM,是一类内核的称谓，就像51一样，具体到芯片的话

bingfeng_adonis·2025-02-17 03:54

【教程4＞第5章＞第28节】基于帧同步+相位同步+位同步的QPSK调制解调通信系统整体性能分析

欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB

fpga和matlab·2025-02-16 03:52

【PCIe XDMA开发】Windows环境下再也不用重启电脑了

Windows环境下开发，使用FPGA开发PCIeXDMA驱动，重新下载bit文件后，通常会遇到主机无法识别到固件更改的问题。

RunningCamel·2025-02-15 18:45

串行通信接口-Modbus通信

文章目录1.Modbus介绍1.1协议模型1.2网络拓扑1.3帧结构1.4通讯模型1.5寄存器类型1.6功能码2.搭建实验环境3.FPGA实现3.1接收端3.1.1接收状态机3.1.2数据缓存3.1.3

FPGArea·2025-02-14 15:15

『FPGA开发必备技能』汇总导航

※Welcome大家好，欢迎来到瑾芳玉洁的博客！励志开源分享诗和代码，三餐却无汤，顿顿都被噎。有幸结识那个值得被认真、被珍惜、被捧在手掌心的女孩，不出意外被敷衍、被唾弃、被埋在了垃圾堆。喜欢舞文弄墨咬文嚼字的混沌世界，懵懂无知走上了工科直男01的不归路。八十公斤的体重勉强与大鹏一日同风起的浮力动态平衡，做不到宠辱不惊无欲无求的匀速直线运动，就按部就班的小波浪式前进，螺旋式蠕动。<我是一名专注于FP

FPGArea·2025-02-14 15:15

fpga原理和结构 pdf_一文带你认识FPGA~

在我们嵌入式中，有这样一朵奇葩介于软件与硬件之间，这朵奇葩就是FPGA。可能很多平时玩MCU比较多的朋友不太了解。

weixin_39849888·2025-02-14 01:47

fpga原理和结构 pdf_FPGA最小系统的设计方法

FPGA最小系统是可以使FPGA正常工作的最简单的系统。它的外围电路尽量最少，只包括FPGA必要的控制电路。一般所说的FPGA的最小系统主要包括FPGA芯片、下载电路、外部时钟、复位电路和电源。

weixin_39998795·2025-02-14 01:47

简述fpga的原理和结构_几组实用FPGA原理设计图

FPGA(Field－ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

Tengfei Jiang·2025-02-14 01:17

国产化板卡设计原理图：2288-基于FMC接口的JFM7K325T PCIeX4 3U VPX接口卡

基于FMC接口的JFM7K325TPCIeX43UVPX接口卡一、板卡概述标准VPX3U板卡，基于JFM7K325T芯片，pin_to_pin兼容FPGAXC7K410T-2FFG900，支持PCIeX8

hexiaoyan827·2025-02-13 23:35

Altera PDN 设计和 FPGA 收发器性能

本文档介绍在电源分配网络(PDN)设计中采用现代开关稳压器的优势，利用这些优势获得最佳FPGA收发器性能。

FPGA技术实战·2025-02-13 07:05

FPGA状态机设计

B站对应讲解本文视频链接状态机：状态机是逻辑设计里面重要的内容，许多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。所以本次以状态机为话题进行重点讨论，以及如何写好状态机。状态机全称是有限状态机（FiniteStateMachine、FSM），是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。本篇博客对相关概念以及使用状态机实现特定字符串的检测，并通过程序具体理解一段式、两段

FPGA小学生·2025-02-12 20:44

《解锁AI芯片新境界：提升专用人工智能芯片通用性与灵活性的热点技术》

如现场可编程门阵列（FPGA），内部有大量可配置逻辑单元和布线资源，用户能通过编程实现不同的逻辑功能，可针对不同的人工智能算法和应用场景快速重构，像在图像识别和自然语言处理任务间灵

程序猿阿伟·2025-02-12 18:30

spi iic和串口的区别_IIC协议解释

欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好的纯工程师社群(1)概述I2C(Inter-IntegratedCircuitBUS)集成电路总线，该总线由NXP(原PHILIPS

weixin_39995943·2025-02-11 20:53

均薪23W还缺人，FPGA工程师到底有多重要?

近两年，随着FPGA行业的快速发展，FPGA工程师的需求量持续增长。FPGA技术在通信、人工智能、自动驾驶、数据中心等领域的广泛应用，使得这一岗位变得尤为重要。

博览鸿蒙·2025-02-10 20:22

点亮你的LED灯

一、前言对于每一个FPGA的初学者，经过一段时间的理论学习后，都会有跃跃欲试的感觉，迫不及待的想通过建立一个完整的工程来验证软件安装是否正确，验证综合编译的流程是否正确，以及成功上板的喜悦感。

张口口·2025-02-10 18:09

Verilog 实现 FPGA 复杂算法的案例

在数字电路设计领域，FPGA（现场可编程门阵列）因其灵活性和高性能而备受青睐。有许多利用Verilog实现FPGA复杂算法的案例。例如，有一个项目是在FPGA中用Verilog实现开方运算。

百态老人·2025-02-09 14:55

FPGA极易入门教程----数码管篇（1）静态显示_数码管静态显示

图2：共阴极数码管显示数字“1”其他数字的演示就不做了，根据这个原理可以整理出0~9这10个数字的编码方式（适用共阳极，共阴极只要将编码取反即可）：图3：共阳极数码管编码表这里涉及到两个概念：段选：单个数码管的二极管控制信号（a~g），控制段选可以实现数码管显示不同的数字位选：单个数码管的“电源开关”信号，只有在位选有效的情况下（有电情况下），控制数码管的段选才有意义也就是说通过控制位选可以控制数

2401_87555332·2025-02-09 06:19

AUTOSAR汽车电子嵌入式编程精讲300篇-基于FPGA的CAN FD汽车总线数据交互系统设计

目录前言汽车总线以及发展趋势汽车总线技术汽车总线发展趋势CANFD总线国内外研究现状2系统方案及CANFD协议分析2.1系统控制方案设计2.2CANFD总线帧结构分析2.2.1数据帧分析2.2.2远程帧分析2.2.3过载帧分析2.2.4错误帧分析2.2.5帧间隔分析2.3位流编码以及位时序分析2.3.1位流编码分析2.3.2位时间分析2.3.3位时间切换及位同步分析本文篇幅较长，分为上中下三篇，文

格图素书·2025-02-08 10:29

Verilog 语法篇硬件描述语言

它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。定义与用途：Verilog是一种硬件描述语言（HDL），主要用于数字电路的建模、仿真、综合与验证。

7yewh·2025-02-08 10:56

Xilinx 7系列FPGA架构之时钟资源（一）

引言：从本文开始，我们陆续介绍Xilinx7系列FPGA的时钟资源架构，熟练掌握时钟资源对于FPGA硬件设计工程师及软件设计工程师都非常重要。

FPGA技术实战·2025-02-07 02:24

FPGA与ASIC：到底选哪个好？

不少人想转行FPGA，但在ASIC和FPGA之间犹豫不决。要做出选择，首先需要清楚两者的区别和各自特点。

博览鸿蒙·2025-02-06 16:46

入行FPGA设计工程师需要提前学习哪些内容？

FPGA作为一种灵活可编程的硬件平台，广泛应用于嵌入式系统、通信、数据处理等领域。很多人选择转行FPGA设计工程师，但对于新手来说，可能在学习过程中会遇到一些迷茫和困惑。

博览鸿蒙·2025-02-06 16:15

星辰——人工智能中台

人工智能中台四个部分介绍算力层面：可以实现对众多CPU、GPU、FPGA和ARM等国内外计算资源进行有机整合。容器层面：支持和数据中台进行无缝对接，

jingmuxu123·2025-02-05 08:49

（16）System Verilog联合体union详解

（16）SystemVerilog联合体union详解1.1目录1）目录2）FPGA简介3）SystemVerilog简介4）SystemVerilog联合体union详解5）结语1.2FPGA简介FPGA

宁静致远dream·2025-02-05 04:58

FPGA约束：如何生成时钟多路复用器及时钟约束？

FPGA约束：如何生成时钟多路复用器及时钟约束？在现代数字电路设计中，高速信号的传输对时钟信号的要求非常严格。设计者通常需要生成各种时钟信号，并为其指定合适的时钟约束。

编码实践·2025-02-05 02:39

（52）多路时钟复用FPGA如何约束一（片外时钟复用约束）

1.1多路时钟复用FPGA如何约束一（片外时钟复用约束）1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）多路时钟复用FPGA如何约束一（片外时钟复用约束）；5）结束语。

宁静致远dream·2025-02-05 02:08

多路复用时钟和双沿时钟

时钟切换的最佳途径是使用FPGA内部的专用Cloc

Hack电子·2025-02-05 01:36

多路时钟复用FPGA约束和实现

多路时钟复用FPGA约束和实现多路时钟复用（Multi-ClockMultiplexing）是一种常见的技术，在FPGA设计中用于管理多个时钟域。

MZEing·2025-02-05 01:36

厚物科技PXIe/PXI一体化测控平台HW-1043d

专为各种测试和测量应用而设计自带嵌入式控制器控制功能及扩展功能一体化设计外部IO接口丰富内置Intel®Core™第七代双核四线程CPU内存最大支持32GB提供4个3UPXIe/PXI混合扩展槽第4槽支持双槽宽的PXIe/PXI功能模块可内置数采、航空总线、FPGA

厚物科技·2025-02-04 20:57

Intel 与 Yocto 项目的深度融合：全面解析与平台对比

Intel作为x86架构的领导者，在Yocto生态中投入了大量资源，为其嵌入式处理器、FPGA和AI加速硬件提供了完整的支持。

嵌入式Jerry·2025-02-04 19:52

基于 FPGA 的 CNN 卷积神经网络整体实现

基于FPGA的CNN卷积神经网络整体实现介绍卷积神经网络（CNN）是一种强大的深度学习架构，广泛用于图像识别、物体检测和自然语言处理等领域。

鱼弦·2025-02-04 18:37

FPGA电机控制

随着现在电力电子技术、微电子技术和电机控制理论技术的发展，电机控制器的发展经过了一下几个阶段：1、模拟电路控制阶段：优点：模拟控制器响应速度快，调速范围宽等。缺点：需要的元器件多，设计复杂，调试困难，并且难以实现复杂的电机控制算法。2、单片机(MCU)控制阶段：优点：单片机价格便宜，易于控制，广泛应用于低端电机控制领域。缺点：单片机采用RISC流水总线结构、且资源有限，开发周期长，运算处理慢，实时

SCSS-L·2025-02-03 23:36

FPGA 之 SOPC 系列（七）NIOS II 高级技术

FPGA之SOPC系列（七）NIOSII高级技术今天给大侠带来今天带来FPGA之SOPC系列第七篇，NIOSII高级技术，希望对各位大侠的学习有参考价值，话不多说，上货。

FPGA技术江湖·2025-02-03 23:06

nios ii FIFO读取FPGA数据交互实验1

实验所用板子为altera经典的DE2板子，FPGA为CycloneII:EP2C35F672C6，quartus版本为13.01.建立工程，导入管脚图DE2_pin_assignments.csv文件

尼德兰的喵·2025-02-03 22:05

【教程4＞第5章＞第22节】基于FPGA的Gardner环实现——时偏误差检测模块

欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB

fpga和matlab·2025-02-03 00:26

基于能量检测的语音信号端点检测 FPGA 实现

基于能量检测的语音信号端点检测FPGA实现介绍语音信号端点检测（VoiceActivityDetection,VAD）是语音处理中的一个重要步骤，用于确定语音信号的起始和结束点。

鱼弦·2025-02-02 13:42

QUARTUS II 编译报错：top level design entity “...” is undefined 解决方法

topleveldesignentity“...”isundefined解决方法【下载地址】QUARTUSII编译报错topleveldesignentity...isundefined解决方法分享在使用QUARTUSII进行FPGA

邴洁沫Edna·2025-02-02 10:26

基于FPGA的BT656解码

概述BT656全称为“ITU-RBT.656-4”或简称“BT656”，是一种用于数字视频传输的接口标准。它规定了数字视频信号的编码方式、传输格式以及接口电气特性。在物理层面上，BT656接口通常包含10根线（在某些应用中可能略有不同，但标准配置为10根）。这些线分别用于传输视频数据、同步信号、控制信号等，确保了视频信号的完整性和准确性。硬件功能描述BT656标准传输使用的11根线，其中一个为时钟

Eidolon_li·2025-02-02 10:24

FPGA密码锁

功能1.输入密码：十个拨码开关输入0-9密码（改进可以用矩阵键盘），4位密码，每输入一位，密码滚动进入显示。2.开锁：按下开锁键开始成功灯亮。3.关锁：按下关锁键，关锁灯灭。4.修改密码：开锁状态下才可以修改密码，长按开锁键，灯闪一次后密码修改成功。展示：B站模块基本需要下面几个模块来进行compare_num密码对比num_in输入的密码num_reg已经设置的密码-close关锁ant_ok确

海大干饭人·2025-01-30 12:22

FPGA实现带阻滤波器：代码与技术要点详解

本文还有配套的精品资源，点击获取简介：在电子工程领域，FPGA技术被广泛应用于数字信号处理中，能够实现高度定制化和高效的带阻滤波器。

weixin_42601702·2025-01-30 12:51

I2C协议与FPGA开发教程_VHDL/Verilog实现

本文还有配套的精品资源，点击获取简介：本压缩包文件包含了I2C协议的学习资料，特别是针对FPGA开发的实验教程。

侯昂·2025-01-30 12:50

fpga学习入门串口rs232回环

奇偶检验位这里是省略了做好回环后可以使用上位机做回环测试，top文件写的方式就是将rx（fpga端）接受到的模块（pc端）tx发送出去，这两个端口用杜邦线连接，同理模块的rx连接fpga的tx，看上位机接收区是否是你发送的即可测试代码正确

杨龙龙yll·2025-01-30 11:46

FPGA 开发工作需求明确：关键要点与实践方法

FPGA开发工作需求明确：关键要点与实践方法一、需求明确的重要性在FPGA开发领域，明确的需求是项目成功的基石。FPGA开发往往涉及复杂的硬件逻辑设计、高速信号处理以及与其他系统的协同工作。

whik1194·2025-01-30 11:46

FPGA实现光纤通信(3)——光纤8b/10b编码数据回环

前言光纤通信属于高速串行通信，具有较高的数据传输速率，通常用于服务器以及通信设备之间用于高速数据交换，对于xilinx7系列的FPGA，内部具有集成的高速接口用于实现光纤通信。

得之坦然，失之淡然。·2025-01-29 00:17

数码管扫描显示verilog_如何开始Xilinx FPGA开发之旅第二课 EGO1数码管与键盘

weixin_39869959·2025-01-28 21:19

FPGA入门学习之Vivado-数码管驱动设计实验

在本篇文章中，我们将介绍如何使用Vivado软件进行FPGA的数码管驱动设计实验。数码管是一种常见的输出设备，用于显示数字或字符等信息。

ZdqDeveloper·2025-01-28 20:45

基于 FPGA 的简易 OFDM 系统 Verilog 实现

基于FPGA的简易OFDM系统Verilog实现介绍OFDM（正交频分复用）是一种广泛应用于无线通信系统的多载波调制技术，用于提升数据传输效率和抗干扰能力。

鱼弦·2025-01-28 13:21

Xilinx AXI DMA驱动与Petalinux集成实战指南

本文还有配套的精品资源，点击获取简介：AXIDMA是Xilinx为FPGA设计的高性能DMA控制器，用于片上存储器与外设间高速数据传输。

Nate Hillick·2025-01-28 09:29

【超详细教程(附源码)】基于 ARM Cortex-M3 处理器与 FPGA 的实时人脸检测 SOC

项目描述我们采用ARMCortex-M3软核及FPGA构成了轻量级的实时人脸检测SOC，通过ov56

Walker_Lau·2025-01-27 13:01

《基于FPGA的Cortex-M3软核基本SOC设计及外设开发详解》

基于FPGA的Cortex-M3软核基本SOC设计实现基于FPGA的Cortex-M3软核基本SOC，系统外设包括GPIO和UART串口。

HWxuYnO·2025-01-27 13:00

推荐频道