高云FPGA

(170)时序收敛---＞(20)时序收敛二十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-03 13:50

FPGA学习笔记-FLASH固化

在我们刚开始学习FPGA的时候，我们一般都是将编译后生成的.sof文件（针对于Altera器件）通过JTAG方式下载到FPGA内部，但是我们会发现，给FPGA重新上电之后，我们之前给它下载的程序已经丢失了
MR_Promethus·2024-09-02 16:46

FPGA学习总结1 - 电源引脚

FPGA学习总结1-电源引脚文章目录前言1.VCCINT：内核电压2.VCCBRAM：BlockRAM电压3.VCCAUX：辅助电压4.VCCAUX_IO_G#：辅助IO电压5.VCCO_#：IO电压6
那小妞好白·2024-09-02 16:16

000FPGA（Field Programmable Gate Array）概述

转载自知乎https://zhuanlan.zhihu.com/p/385475453FPGA（FieldProgrammableGateArray）现场可编程逻辑门阵列，属于专用集成电路中的一种半定制电路
linford1026·2024-09-02 12:50

FPGA - 现场可编程门阵列 LFE3-17EA-6MG328C

FPGA-现场可编程门阵列LFE3-17EA-6MG328C制造商:Lattice产品种类:FPGA-现场可编程门阵列封装:Tray系列:LFE3商标:LatticeCNHTS:8542319000HTS
choushanchou4289·2024-09-02 12:49

fpga图像处理实战-中值滤波

FPGA实现`timescale1ns/1ps////Co
梦梦梦梦子~·2024-09-02 11:45

使用FPGA开发一个协议转换模块

开发一个FPGA案例程序以实现不同通信协议（如以太网、CAN总线、SPI）之间的转换是一个相对复杂的任务，因为它涉及到多个通信标准的详细理解和实现。
鹿屿二向箔·2024-09-01 18:03

fpga图像处理实战-均值滤波

均值滤波均值滤波是一种简单的图像处理技术，主要用于平滑图像，去除噪声。它通过用当前像素邻域的平均值代替该像素值，从而实现图像的平滑处理。这种滤波器在图像处理中被广泛用于减少图像中的随机噪声。算法原理均值滤波的基本思想是使用一个固定大小的滑动窗口（通常为方形，如3x3或5x5窗口），逐个遍历图像中的每个像素点。对于每个像素点，计算其邻域像素值的平均值，并用这个平均值替代该像素点的原始值。MATLAB
梦梦梦梦子~·2024-09-01 18:29

fpga图像处理实战-双线性插值算法（任意比例）

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/3114:48:47//DesignName://ModuleName
梦梦梦梦子~·2024-08-31 21:54

云是水波魂

秋高气爽、天高云淡应该是对秋季天气最好的写照。随着昼短夜长的变化，气温开始慢慢下降，雷雨交加的气象渐行渐远，空气中令人胸闷气短的湿气变得日益稀薄，同时天上的云彩好似撒手
石岩磊简书·2024-08-31 15:35

（24）时序收敛专题---＞原则二四

1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）时序收敛原则二四5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-08-31 05:31

fpga图像处理实战-图像浮雕

图像浮雕图像浮雕（Embossing）是一种图像处理技术，通过模仿浮雕效果，将二维图像转换为具有三维质感的图像。浮雕效果通常会使图像看起来像是雕刻在某种材质上的图案，具有突出的边缘和阴影，增强了图像的立体感。图像浮雕特效实现的基本原理实现图像浮雕特效的算法很多，这里介绍一种计算简单，处理效果还不错的一种算法。遍历整幅灰度图像，每个点的像素值使用相邻像素值之差来替代，以获得图像的边缘特征，再加上固定
梦梦梦梦子~·2024-08-30 16:08

产品推荐 | 基于VU13P FPGA的4路FMC接口基带信号处理平台

一、产品概述TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的VirtexUltraScale+系列FPGAXCVU13P
迪普微社区·2024-08-30 11:01

基于Virtex UltraScale+ VU13P FPGA的4路FMC接口基带信号处理平台

VirtexUltraScale+系列FPGA处理器：XCVU13P-2FHGB2104I动态存储数量：2组DDR4SDRAM动态存储容量：每组4GByte，每个颗粒为8GBit动态存储带宽：工作时钟1000MHz
深圳信迈科技DSP+ARM+FPGA·2024-08-30 11:29

Quartus网盘资源下载与安装 附图文安装教程

如大家所了解的，Quartus是一种FPGA设计软件（相信理工科的小伙伴，很多都接触或学习过FPGA），旨在为数字电路设计师提供一个高效、便捷的开发环境。
学习天使Alice·2024-08-29 10:20

SDI接口（总结）

大家可以关注我刚开通的公众号【FPGA开发笔记】，我每天都会更新分享发布自己在FPGA开发过程中的心得和收货，也会分享一些硬件电路、模拟IC设计、电子DIY、嵌入式软件相关的文章。
winkle_Zhang·2024-08-29 06:23

（19）时序收敛专题---＞原则十九

1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）时序收敛原则十九5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-08-29 01:14

（18）时序收敛专题---＞原则十八

1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）时序收敛原则十八5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-08-28 07:18

6U VPX总线架构：搭载飞腾D2000/FT2000 + FPGA-K7(赛灵思)

"CPU+FPGA"结构是指一种结合了中央处理器（CPU）和现场可编程门阵列（FPGA）的系统架构。
未来通信-国产化板卡及设备定制·2024-08-27 12:10

FPGA上板项目（四）——FIFO测试

目录实验内容实验原理FIFOIP核时序绘制HDL代码仿真综合实现上板测试实验内容理解FIFO原理调用FIFOIP核完成数据读写实验原理FIFO：FirstInFirstOut，先入先出式数据缓冲器，用来实现数据先入先出的读写方式。可分类为同步FIFO和异步FIFO，读写时钟相同即为同步FIFO，读写时钟不同即为异步FIFO。FIFO框图：FIFO端口定义与说明：写端口说明读端口说明wr_clk写时
_做个辣妹·2024-08-27 12:38

超详细的 Vivado 2021.1 安装教程（适合新手）

Vivado是Xilinx推出的FPGA和SoC设计工具。对于新手来说，安装和配置Vivado可能有些复杂，因此本文将详细讲解每一个步骤，并介绍如何免费激活Vivado。
shuai_258·2024-08-26 11:55

秋语

秋高气爽、天高云淡，在周末的时候最爱在这个时节里骑摩托车在我们这个县城的周边旅行，有高山、有峡谷、有河流、有瀑布，骑行在其中，去感受风，去感受那难得的闲暇时光。
雷钢·2024-08-26 11:15

2023-10-09

长假期间电车长途出行充电仍是一大问题，假期出行充电难的情况还未得到解决(太平洋汽车)3/丰田汽车宣布向2024年巴黎奥运会和残奥会提供总计逾3300辆车和交通移动工具(知乎)4/英特尔国庆不停歇:爱尔兰工厂量产5nm芯片、拟分拆FPGA
奕屿网络·2024-08-26 09:12

fpga图像处理实战-图像旋转

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2512:56:19//DesignName://ModuleName
梦梦梦梦子~·2024-08-25 23:13

fpga图像处理实战-RGB与HSV互转

HSV颜色模型HSV（Hue,Saturation,Value）颜色模型是一种常用的色彩表示方式，特别适用于图像处理、计算机图形学和色彩选取工具中。它通过将颜色的表示从传统的RGB（红、绿、蓝）模型转换为更符合人类视觉感知的方式来描述颜色。以下是HSV模型的三个主要分Hue（色调，H）：色调表示颜色的种类，通常用角度来表示，范围从0°到360°。在HSV模型的色轮中：0°代表红色，120°代表绿色
梦梦梦梦子~·2024-08-25 23:43

fpga图像处理实战-白色顶帽变换

白色顶帽白色顶帽（WhiteTop-HatTransform），又称顶帽变换，是一种形态学操作，主要用于突出图像中比周围区域更亮的细节。它特别适用于从复杂背景中提取亮区域或对象。白色顶帽操作在图像处理中的应用广泛，特别是在医学图像、工业检测和其他需要增强特定亮区域的应用中。基本原理白色顶帽变换是通过将图像进行开运算（OpeningOperation）后，再从原始图像中减去开运算的结果来实现的。开运
梦梦梦梦子~·2024-08-25 23:43

fpga图像处理实战-开运算

先腐蚀后膨胀FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2222:00:36//DesignName://ModuleName
梦梦梦梦子~·2024-08-25 23:38

（10）时序收敛专题---＞原则十

1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）时序收敛原则十5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2024-08-25 05:18

FPGA硬件扑克牌比赛报名倒计时~！

比赛详细情况在这里：欢迎报名|“向日葵杯”全国教育仿真技术大赛——FPGA硬件扑克牌对抗赛道(qq.com)30s了解比赛玩法！
今天也很爱学习·2024-08-25 04:11

FPGA工程师成长路线（持续更新ing，欢迎补充）

一、开发能力1、FPGA基础知识（1）数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险verilog语法（2）FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元
白开水不甜·2024-08-25 03:05

又是一年秋风起

天高云淡，秋风抚摸着我的脸蛋，一阵凉爽透人身心。夏天，太阳高悬于天，刺眼的阳光照射在我的身上，热得我像是被火烤。但秋天的到来，似是把这烈火给吹灭了，让我清凉无比。
Aflos·2024-08-24 02:50

AD7606芯片驱动-FPGA实现

介绍本次FPGA使用的是8通道串行采样模式，设计中所用到的AD7606引脚说明如下：名称定义CONVST同步采集转换开始信号BUSYADC忙碌状态信号RD/SCLK采样/寄存器工作时钟CS片选使能DOUTA
热爱学习地派大星·2024-08-23 20:23

fpga图像处理实战-图像腐蚀

图像腐蚀图像腐蚀（Erosion）是一种常用的形态学操作，主要用于消除图像中的小白噪声、分离相连的物体或缩小前景对象。腐蚀操作通常在二值图像（黑白图像）上进行，但也可以应用于灰度图像。图像腐蚀的基本原理图像腐蚀的基本思想是将一个结构元素（也称为核）在图像上进行滑动，并对其覆盖的区域进行操作。对于二值图像，腐蚀操作会使前景（通常是白色像素，值为1）中的像素在结构元素覆盖范围内，如果结构元素的所有像素
梦梦梦梦子~·2024-08-23 08:11

fpga图像处理实战-垂直镜像（二）

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-对角镜像

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-YCBCR转RGB

128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128FPGA
梦梦梦梦子~·2024-08-23 08:41

数字IC/FPGA中有符号数的处理探究

做秋招笔试题时不出意外地又发现了知识盲区，特此学习记录。1.前提说明有符号数无非分为两种：正数和负数，其中正数的符号位是0，不会引起歧义，负数的符号为1，采用的是补码表示。此处复习一下补码的知识：对正数而言原码反码补码一致，负数则有区别，要掌握将熟知的十进制负数转化成补码的形式表示，反之亦然。1.1根据补码计算实际值转化规则为：如果符号位（最高位）是0，那么这个数是非负数，补码和实际值相同。如果符
-interface·2024-08-22 16:05

阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算架构区别

在我们选购阿里云服务器的时候，云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选，有的用户并不清楚他们之间有何区别，本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总·2024-08-22 16:13

PCIE-Precode

[FPGA实现及PCIeIP核知识点]PCIe为什么要增加Precoding？-FPGA常见问题论坛-FPGACPLD-ChipDebug一旦打开就持续到下次recovery.rc
+徐火火+·2024-08-22 13:13

FPGA经验分享——时序收敛之路

FPGA经验分享——时序收敛之路2017-04-0113:021132人阅读评论(0)收藏举报分类：FPGA研究（42）FPGA之时序分析（2）首先感谢coyoo博主一直以来在EDN上分享他的经验，也感谢他这次慷慨拿出新作与我们分享
清风飞扬go·2024-08-22 06:31

基于FPGA的UDP协议栈设计第二章_IP层设计

文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
顺子学不会FPGA·2024-03-26 19:38

丁酉，霜降

丁酉，霜降七言律詩押東韻雁过秋深远碧空，天高云淡气殊同。履霜倦客朱颜老，归棹故人魂梦中。岁似忘川须缓缓，宦如蓬梗也匆匆。一壶浊酒自当醉，何必陶然失马翁？注：殊同：殊途同归。履霜：谓霜降时节怀念亲人。
一路到底孟子敬·2024-03-19 23:35

快乐的真谛，不在于得到后的欣喜，而在于失去后的坦然

任春去秋来，花开花落，学一种洒脱，学一种恬淡，看人间冷暖，赏天高云淡。
创客Song·2024-03-16 19:31

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

云的美丽句子

晴天的云也很美，天高云淡，飘着几朵云，白云一会儿像丰收的棉花，一会儿像奔
王小暖Queen·2024-03-01 16:45
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他