AXI总线协议第2页

三种串行总线的区别

SPI、I2C、UART三种串行总线协议的区别第一个区别当然是名字：SPI（SerialPeripheralInterface：串行外设接口）;I2C（INTERICBUS）UART（UniversalAsynchronousReceiverTransmitter

从梦流风·2024-01-25 14:21

转载

转自：https://blog.csdn.net/cheatscat/article/details/82886889CAN（ControllerAreaNetwork）总线协议是由BOSCH发明的一种基于消息广播模式的串行通信总线

凭阑小憩·2024-01-25 11:43

基于 STM32F103 在 FATFS 模式下对 SD 卡的数据读取

目录1SD卡协议1.1何为SD卡1.2SD卡总线1.3SD总线协议1.3.1SD总线---命令1.3.2SD总线---响应1.4STM32的SDIO功能2基于STM32F103实现在FATFS模式下对SD

罐装三斤·2024-01-24 09:28

数字信号处理-04- FPGA常用运算模块-除法器

该IP符合AXI4-Stream的接口。操作数最大

Vuko-wxh·2024-01-24 07:13

使用 FPGA 播放 SD 卡中的音频文件

下一步，我们向该I2S发送器添加AXI-Stream接口，这样我们就可以将发送器与ZYNQ的处理系统连接，还可以从SD卡读取音频数据。为此，创建一个新的top设计。

OpenFPGA·2024-01-24 07:00

CAN—通讯实验

CAN总线协议已经成为汽车计算机控制系统和嵌入式工业控制局域网的标准总线，

I am Supreme·2024-01-24 03:23

【ZYNQ入门】第七篇、AXI Lite协议使用方法

目录第一部分、参考文章1、PL端读取2、PL端写入第二部分、AXILiteIP封装1、封装步骤2、AXILite寄存器的地址第三部分、SDK的调用方法1、调用方法2、AXI_Lite.c代码3、仿真测试

大屁桃·2024-01-23 15:22

【ZYNQ入门】第九篇、双帧缓存的原理

目录第一部分、基础知识1、HDMI视频撕裂的原理2、双帧缓存的原理第二部分、代码设计原理1、AXI_HP_WR模块2、AXI_HP_RD模块3、Blockdesign设计第三部分、总结1、写在最后2、更多文章第一部分

大屁桃·2024-01-23 15:22

IIC总线的原理与Verilog实现

IIC总线的原理与Verilog实现1、软件平台与硬件平台2、原理介绍2.1IIC总线的特点：2.2IIC总线协议详解：2.2.1IIC主机往从机里面写入数据的步骤2.2.2IIC主机从从机里面读出数据的步骤

FPGA的花路·2024-01-23 08:14

总线协议：GPIO模拟SMI（MDIO）协议（3）：SMI协议测试

0工具准备TN1305TechnicalnoteIEEE802.3-2018STM32F4xx中文参考手册1测试方案我们前面已经完成了GPIO模拟SMI协议的函数设计，接下来我们使用LAN8720这个PHY芯片测试我们设计的GPIO模拟SMI协议的寄存器读写功能是否正常。在此之前，我们需要查看LAN8720的技术手册，查看其PHY地址及寄存器的值。（1）LAN8720的PHY地址可以看到，LAN8

时光飞逝的日子·2024-01-22 10:20

总线协议：GPIO模拟SMI（MDIO）协议（2）：SMI协议软件实现

0工具准备TN1305TechnicalnoteIEEE802.3-2018STM32F4xx中文参考手册1SMI协议软件实现-底层函数基于HAL库以及stm32f407芯片使用GPIO模拟SMI接口时序实现SMI的底层函数。1.1软件SMI句柄设计为了让软件SMI移植性更强，设计了SMI句柄，可以指定MDC和MDIO的端口。typedefstruct{uint32_tMDC_PIN;uint32

时光飞逝的日子·2024-01-22 10:50

总线协议：GPIO模拟SMI（MDIO）协议（1）：SMI协议介绍

0工具准备TN1305TechnicalnoteIEEE802.3-2018STM32F4xx中文参考手册1SMI介绍1.1SMI总体框图站管理接口SMI（SerialManagementInterface），也可以称为MDIO接口（ManagementDataInput/OutputInterface）。它允许应用程序通过时钟线（MDC）和数据线（MDIO）访问PHY寄存器，支持寻址最多32个P

时光飞逝的日子·2024-01-22 10:49

ZYNQ学习笔记-LINUX篇-字符设备驱动控制AXI-GPIO

zynq-7000&xc7z100ffg900-2linux开发平台：ubuntu16.04.4LTSzynq-linux内核：linux-xlnx-xilinx-v2017.4LINUX篇字符设备驱动控制AXI-GPIO

mlia·2024-01-20 15:30

AMBA ACE

顾名思义，ACE就是AXI加上支持一致性的扩展。

biaobiao_hust·2024-01-20 06:30

AMBA CHI

1.CHI简介一致性集线器接口（CHICoherentHubInterface）是AXI一致性扩展（ACE）协议的演进。CHI适用于需要一致性的各种应用，包括移动、网络、汽车和数据中心。

biaobiao_hust·2024-01-20 06:59

03-解决header(‘Access-Control-Allow-Origin:*‘)失效问题

No'Access-Control-Allow-Origin'headerispresentontherequestedresource.bug分析出现此bug的情况主要有两种:1.axios的请求方式有问题2.跨域访问的设置项不全面bug解决针对第一种情况：找到axi

七色的天空·2024-01-19 18:37

数字信号处理（一）：Xilinx Vivado DDS IP核设计实例（文末附源码）

1、XilinxDDSIP简介Xilinx公司的DDSIP核使用AXI4接口实现高性能

FPGA技术实战·2024-01-18 21:34

SpringBoot+Vue+Element-ui实现简单登录注册功能

Service接口（4）Service实现类（5）Controller控制器（6）实体类3.效果1.前端（1）登录和注册页面HomeView.vue登录登陆注册账号|忘记密码importaxiosfrom'axi

蜗牛变涡流·2024-01-18 17:52

AJAX初步与原理

axi

✾℡南风未恋̶̶ღ̶̶·2024-01-18 12:18

vue-echarts 一些样式记录

color:'#fff',fontSize:12,}}xAxis:[{type:'category',data:['Mon','Tue','Wed','Thu','Fri','Sat','Sun'],axi

undefined汪少·2024-01-18 08:58

AXI协议之读写命令保序

总的保序模型(Definitionoftheorderingmodel)：为了提高总线数据传输带宽和利用率，AXI协议中masters可以outstanding传输，那么当多笔传输发生时，就需要保证每一笔都能按照预期的顺序来完成操作

谷公子的藏经阁·2024-01-18 04:02

EOCR电机保护器485通讯协议概念

Modbus是由Modicon（现为施耐德电气公司的一个品牌）在1979年发明的，是全球第一个真正用于工业现场的总线协议。

上海韩施电气中国区总代·2024-01-16 15:24

快速入门系列--AXI总线协议

最近想写一篇关于ZYNQ快速入门的文章，而由于ZYNQ的精髓实质上是如何建立ARM和FPGA之间的联系，所以准备先写一篇关于AXI协议快速入门的文章来打一下基础，也是顺便让我回忆一下AXI协议。

小林家的龙小年·2024-01-15 17:10

Modbus协议

一.起源Modbus由Modicon公司于1979年开发，是一种工业现场总线协议标准。

左手的月光·2024-01-14 19:33

五种嵌入式经典通信总线协议

一.先前知识1.并行与串行并行通信和串行通信是两种不同的数据传输方式：并行通信：并行通信是指在同一时间使用多条并行传输的线路传输多个比特的数据。每个比特使用独立的线路进行传输，同时进行。这样可以在一个时钟周期内传输多个比特，提高传输速率。并行通信常用于短距离高速数据传输，如内部计算机总线、内存之间的数据传输等。串行通信：串行通信是指使用单条线路逐个比特顺序传输数据。每个比特按照顺序依次传输，通过时

左手的月光·2024-01-14 19:33

FPGA系统性学习笔记连载_Day4 Xilinx ZYNQ7000系列 PS、PL、AXI 、启动流程基本概念篇

四、ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0~AXIGP3，AXI-HP0~AXI-HP3，AXI-ACP接口。

ONEFPGA·2024-01-14 15:01

ZYNQ开发（七）Linux开发之Petaliunx的设计流程（SD卡启动）

微信公众号上线，搜索公众号小灰灰的FPGA,关注可获取相关源码，定期更新有关FPGA的项目以及开源项目源码，包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及AXI总线等

小灰灰的FPGA·2024-01-14 06:55

FPGA 高端项目：基于 SGMII 接口的 UDP 协议栈，提供2套工程源码和技术支持

-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHY1G/2.5GEthernetPCS/PMAorSGMII使用MAC层AXI4

9527华安·2024-01-13 11:21

虹科技术丨PCAN网关设备：打通通信壁垒，LED指示灯编程示例

导读在工业自动化、汽车、机械等行业，CAN总线协议被广泛应用。随着技术的发展，CANFD（CANwithFlexibleData-Rate）应运而生，作为传统CAN的升级版，它

虹科电子科技·2024-01-12 17:39

Modbus与RS485通信协议

ModbusBus即是总线协议。Modbus是一种用于工业的简单的串行通信协议。属于软件

weixin_47227105·2024-01-11 17:36

IC设计的前端和后端是如何区分的?

**2、IC后端：**将前端设计产生的门级网表通过EDA设计工具进行布局布线和进行物理验证并最终产生供制造用的GDSII数据二、工作内容不同**1、IC前端：**熟悉处理器/DMA/AXI/AHB总线。

移知·2024-01-11 15:30

EBAZ4205矿渣板zynq无法加载固件

2.故障排查在VIVADO中创建工程，添加了AXI_GPIO，导出到SDK中，在SDK中创建一个FSBL，下载BIT流后，使用FSBL进行单步调试。

bifudoph·2024-01-11 10:11

verilog +: / -:语法

这个是在uart总线协议中遇到的，下面对它简单了解一下在Verilog2001以后，Verilog支持在范围中是用变量，并且引入心得语法如下：语法定义：变量的定义可以分为大端和小端，由于实际使用中变量常定义成大端

卢卡喵·2024-01-11 08:21

FPGA中AXI协议的理解及接口信号的中文描述

AXI协议AXI简介AXI4所采用的是一种READY，VALID握手通信机制，即主从模块进行数据通信前，先根据操作对各所用到的数据、地址通道进行握手。

Njustxiaobai·2024-01-11 08:12

【AHB总线协议】主机接口的Verilog实现

目录一、实验目的二、实验工具及环境三、实验内容及步骤1.实验3.1主机八位增量突发传输写入RAM(1)设计思路(2)状态机实现2.实验3.2主机FIFO十六位增量突发传输写入RAM(1)设计思路(2)状态机实现四、实验结论及分析1.实验3.1主机八位增量突发的验证2.实验3.2主机十六位增量突发的验证【附录】AHB_Master.vAHB_Masrer_FIFO.v一、实验目的学习并掌握基本的AH

LionelZhao·2024-01-11 08:10

基于 ZYNQ 的双目视觉图像采集系统设计（四）

1、axi_hp0_wr.v模块代码解析该模块实现AXIHP总线写入数据到DDR3的操作。该模块的接口如下。

QYH2023·2024-01-09 09:21

智能网联汽车网络安全测试：渗透测试，模糊测试详细讲解

在汽车EEA演进的同时，为了满足不同复杂程度的汽车功能对于通信性能的需求，车内总线协议也在不断发展。CAN总线协议作为成功的车内总线协议，已经成为汽车领域事实上的车内总线标准[122]

爱思考的发菜_汽车网络信息安全·2024-01-09 06:54

STM32 CAN学习（一）

CAN总线协议已经成为汽车计算机控制系统和嵌入式工业控制局域网的标准总线，并且拥有以CAN为底层协议专为大型货车和重工机械车辆设计的J1939协议。近年来，它具

YRr YRr·2024-01-09 06:13

CAN物理层协议介绍

CAN总线协议已经成为汽车计算机控制系统和嵌入式工业控制局域网的标准总线,并且拥

时光の尘·2024-01-08 07:46

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

为了方便用户使用，Xilinx提供了DDRMIGIP核，用户能够通过AXI接口进行DDR的读写访问，然而MIG内部自动实现了许多环节，不利于用户深入理解DDR的底层逻辑。

wjh776a68·2024-01-08 07:34

IIC总线

1.简介IIC是串行,半双工总线协议,主要用于近距离,低速芯片之间的通信IIC总线有两根双向信号线,分别为数据线SDA,用于收发数据;时钟线SCL,用于通信双方时钟同步IIC为一种多主机总线,连接在IIC

Meiyangyang945·2024-01-08 00:22

Vivado新建与添加外设IP核

（本文末位跟新了2019版本的Vivado添加已经创建IP核的方法）创建好工程后，点击tools中的创建IP核，选择创建AXI4。

春风沂水丶·2024-01-07 23:33

自研Xilinx高性能PCIe多通道DMA控制器

PCIExpressIntegratedBlock，Multi-ChannelPCIeQDMASubsystem实现了使用DMA地址队列的独立多通道、高性能Continous或ScatherGatherDMA，提供FIFO/AXI4

FPGA IP·2024-01-07 00:12

PCIe 3.0软核控制器，具备AXI接口和DMA功能

PCIe-AXI-ControllerPCIe-AXI-Controller兼容PCIExpressBaseSpecificationRevision3.1，实现PCIePHYLayer，DataLinkLayer

FPGA IP·2024-01-07 00:42

PCIe-AXI-Controller