E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
AXI总线协议
ModBus
总线协议
一、知识点1.什么是Modbus协议?Modbus是一种工业通信协议,最早由Modicon公司在1979年提出,目的是用于PLC(可编程逻辑控制器)之间的数据通信。它是主从式通信,即一个主机(主设备)控制一个或多个从机(从设备)。它常用于RS-232、RS-485串口通信,也可以用于TCP/IP网络通信(叫做ModbusTCP)。2.核心特征特征项内容通信结构主从式(Master/Slave)通信
小仇学长
·
2025-07-12 12:53
STM32
网络
Modbus协议
【
AXI
】读重排序深度
我们以DDR4存储控制器为例,设计一个读重排序深度为3的具体场景,展示从设备如何利用3级队列优化访问效率:基础设定从设备类型:DDR4存储控制器(支持4个存储体Bank0-Bank3)读重排序深度:3(允许同时跟踪3个未完成读请求)访问延迟特征:Bank激活后访问:3周期(低延迟)Bank预充电后访问:7周期(高延迟)主机请求序列(按时间顺序发送):时间点请求标识ARID值目标Bank地址描述T0
oahrzvq
·
2025-07-11 08:12
总线
AMBA
AXI
[FPGA
AXI
IP]
AXI
Crossbar
AXICrossbarIP详细介绍概述AXICrossbar是属于AXIInterconnectIPSuite的一部分,专为
AXI
4、
AXI
3和
AXI
4-Lite协议设计,提供多个
AXI
主设备(Master
·
2025-07-10 06:18
[
AXI
]
AXI
Interconnect
AXIInterconnectIP详细介绍概述AXIInterconnect专为
AXI
4、
AXI
3和
AXI
4-Lite协议设计,提供多个
AXI
主设备(Master)和从设备(Slave)之间的灵活互联功能
·
2025-07-10 06:18
CAN主站转Modbus TCP网关:纺织机械精准控纱的“隐形指挥官”
传统系统中,西门子PLC的ModbusTCP协议与伺服电机的CAN
总线协议
存在壁垒,易导致控制延迟,影响织造精度与效率。
·
2025-07-09 09:05
【ARM AMBA
AXI
入门 5.1 - QoS是什么?QoS是怎么工作的? 】
请阅读【嵌入式及芯片开发学必备专栏】转自:揭秘数通知识:QoS是什么?QoS是怎么工作的?(一)文章目录QoS概述综合服务和差分服务QoS工具报文分类报文标记流量监管和整形工具拥塞管理工具拥塞避免工具队列策略FIFO(先进先出队列,FirstInFirstOutQueue)PriorityQueue(优先队列PQ)Weighted-fairQueue(加权平均队列WFQ)丢弃策略我们在学习嵌入的时
主公讲 ARM
·
2025-07-08 19:06
#
ARM
AMBA
AXI
系列
QoS是什么?
QoS
怎么工作的?
AXI
QoS
FDMA读写
AXI
BRAM交互:FPGA高速数据传输的核心技术
在图像处理系统中,当1080P视频流以每秒60帧的速度传输时,传统DMA每帧会浪费27%的带宽在地址管理上——而FDMA技术能将这些损失降至3%以内现代FPGA系统中,高效数据搬运往往是性能瓶颈的关键所在。当你在手机上流畅播放4K视频、在自动驾驶系统中实时处理激光雷达点云时,背后都依赖于FDMA(FlexibleDirectMemoryAccess)与AXIBRAM的高效交互技术。本文将深入探讨这
芯作者
·
2025-07-08 16:44
D1:ZYNQ设计
fpga开发
基于ZYNQ7000的AD9226采集卡实现(1、采集数据到PL)
基于ZYNQ7010平台,PL端采集AD数据,通过内部
AXI
总线,将数据搬运到PS的DDR。可以将如上目标分解为3个小目标实现PL采集AD9226模块,采集后的数据为AXIS接口。
·
2025-07-05 14:14
ARM技术深度解析:从架构到SoC设计的实战指南
这两本书为读者提供了深入的ARM架构和系统级芯片设计知识,从基础的ARM指令集到处理器模式、寄存器组织、异常和中断处理、寻址模式以及协处理器接口,再到SoC设计基础、系统
总线协议
、内存管理、电源管理、外设
三更寒天
·
2025-07-05 02:24
CAN从站转Modbus TCP主站
总线协议
转换网关
同学们,今天给大家详细讲解下CAN从站转ModbusTCP主站
总线协议
转换网关一,设备主要功能JH-CAN-TCP疆鸿智能网关实现连接CAN设备和网络到ModbusTCP网络系统。
JIANGHONGZN
·
2025-07-02 20:32
工业通讯
协议网关
CAN
MODBUS
MODBUS
TCP
RDMA简介8之
AXI
总线协议
分析1
AXI
总线是一种高速片内互连总线,其定义于由ARM公司推出的AMBA协议中,主要用于高性能、高带宽、低延迟、易集成的片内互连需求。
tiantianuser
·
2025-06-29 12:55
RDMA
RDMA
verilog
高速传输
Vivado
Xilinx XC7K70T-2FBG484I 可编程罗辑芯片
34MbRAM,1920DSP片,2845GMAC/sDSP性能,32个收发器,12.5Gb/s收发器速度,800Gb/s串行带宽,x8Gen2PCIe接口,500个I/O引脚,VCXO组件,高级可扩展接口4(
AXI
4
深圳市泰凌微电子
·
2025-06-26 15:56
音视频
可编程罗辑芯片
复旦微ZYNQ SOC
AXI
_DMA高速数据传输实战指南
突破传统瓶颈:零拷贝+双缓冲实现2.4GB/s传输速率
AXI
_DMA在异构计算中的核心价值在复旦微ZYNQSOC系统中,
AXI
_DMA是连接PS(处理系统)和PL(可编程逻辑)的高速数据通道。
芯作者
·
2025-06-26 12:11
D1:ZYNQ设计
fpga开发
实时系统vxWorks-Zynq7020
axi
gpio使用
概述这篇文章将为大家展示如何编写vxWorks应用程序来操作axigpio。注意开发环境:vxWorks6.9.4,workbench3.3.5,开发板:TLZ7x-EasyEVM-A3。详细操作方法参见文章《实时系统vxWorks-Zynq7020移植vxWorks》和《
不只会拍照的程序猿
·
2025-06-25 15:08
实时vxWorks
听说ZYNQ
嵌入式
物联网
ZYNQ
vxworks
实时操作系统
Profibus DP主站转EtherNet/IP从站
总线协议
转换网关
一,设备主要功能JH-PB-EIP疆鸿智能型网关实现Profibus网络和EtherNet/IP网络之间无缝内部连接至控制系统及所连接的设备。该网关可实现在两个网络之间快速传输循环I/O数据。应用广泛:本产品基于EtherNet/IP的罗克韦尔等品牌控制器及周边设备时,网关可实现不同协议设备间的交互和协同工作。工厂扩建新的车间或产线时,新系统采用EtherNet/IP,通过网关能将新区域与原有的基
·
2025-06-25 00:28
深入实战:ZYNQ中
AXI
BRAM打通PS与PL数据交互的高速通道
在ZYNQ异构计算平台上,高效的数据交互是发挥PS(处理器系统)与PL(可编程逻辑)协同计算优势的关键。本文将深入探讨利用AXIBRAM控制器实现PS与PL间共享内存通信的方案,提供详实的代码、创新优化思路及性能分析,助你构建高速数据通道。一、为何选择AXIBRAM?在ZYNQ中,PS与PL交互的常用方式包括:AXIDMA:适合大数据流传输AXIGPIO:仅适合小数据量控制AXIBRAM:低延迟、
芯作者
·
2025-06-24 08:29
D1:ZYNQ设计
fpga开发
智能硬件
硬件工程
Ajax 核心知识点全面总结
常见请求方法2、请求参数处理四、Ajax异步与错误处理1、异步处理2、错误处理五、跨域资源共享(CORS)与解决方案1、跨域问题2、解决方案六、Ajax与现代替代方案1、FetchAPI(ES6+)2、
Axi
YD_1989
·
2025-06-23 15:37
前端基础
微服务
面试
ajax
okhttp
前端
AXI
(Transaction Attributes)
目录:
AXI
(TransactionAttributes)1.事务类型与属性:2.存储相关属性信号:3.存储类型:
AXI
(TransactionAttributes)1.事务类型与属性:现代计算机架构中
Jay丶ke
·
2025-06-22 01:56
AMBA协议
verilog
fpga开发
中科亿海微SoM模组——1553B通信板
可以直接对接到具有标准MIL-STD-1553B总线数据接口的数据处理板卡,也能让计算机方便的连接到MIL-STD-1553B总线上,实现MIL-STD-1553B
总线协议
的连接通讯。
ehiway
·
2025-06-21 11:25
fpga开发
[
AXI
]
AXI
Data Width Converter
该IP核专为
AXI
4和
AXI
4-Lite协议设计,用于在不同数据宽度的
AXI
主设备(Master)和从设备(Slave)之间进行数据宽度转换。
S&Z3463
·
2025-06-20 17:27
FPGA
AXI
IP
fpga开发
什么是gateway以及在微服务中是如何使用的
根据应用场景不同,可分为网络网关和API网关:网络网关:工作在网络层(如OSI模型的第三层),主要功能是连接不同协议的网络(如局域网与广域网),实现跨网络的通信和协议转换(如TCP/IP到工业
总线协议
)
肘击鸣的百k路
·
2025-06-19 23:25
gateway
微服务
架构
3BSE013235R0001 | 高性能工业I/O模块,提供16个模拟/数字输入/输出通道
它的混合架构支持传统的4-20ma环路和现代现场
总线协议
,如PROFIBUSDP和ModbusTCP,使其成为棕地升级的理想选择。该模块的核心优势在于其精度和
Lucky 19389860630
·
2025-06-17 18:19
嵌入式硬件
ABB
模块
Modbus TCP和Modbus RTU以及Modbus库的介绍
1.Modbus1.1起源Modbus由Modicon公司于1979年开发,是全球第一个真正用于工业现场的
总线协议
在中国,Modbus已经成为国家标准,并有专业的规范文档,感兴趣的可以去查阅相关的文件,
Flixz
·
2025-06-16 20:47
tcp/ip
网络
网络协议
服务器
c语言
ZYNQ笔记(二十):Clocking Wizard 动态配置
版本:Vivado2020.2(Vitis)任务:ZYNQPS端通过
AXI
4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx
W以至千里
·
2025-06-16 09:32
ZYNQ
笔记
fpga开发
老旧设备升级利器:Modbus TCP转 Profinet让能效监控更智能
Profinet是西门子公司推出的基于以太网的实时工业以太网标准,而Modbus则是由施耐德电气提出的全球首个真正开放的、应用于电子控制器上的现场
总线协议
。
开***能
·
2025-06-08 15:03
ModbusTCP
Profinet
tcp/ip
网络
服务器
XDMA pcie环路测试
图-1测试框架图一、上图中,主要用于测试XDMA的axilite寄存器访问和
axi
-memory大数据访问,图1完成了逻辑设计。
hahaha6016
·
2025-06-06 00:27
硬件设计
fpga开发
STM32——SPI串口外设接口通讯协议
2、SPI优点支持全双工通信通信简单数据传输速率块3、缺点没有指定的流控制,没有应答机制确认是否接收到数据,所以跟IIC
总线协议
比较在数据可靠性上有一定的缺陷。
走出地球
·
2025-06-02 09:22
STM32
单片机
嵌入式
网络
单片机
stm32
ZYNQ学习之路(四):DDR读写测试实验
目录一、
AXI
协议简介二、实验简介三、框图实现四、SDK部分编程一、
AXI
协议简介ZYNQ的架构是分为PL与PS的,因此两者之间免不了数据交互,之前我们介绍了通过BRAM进行交互,但BRAM进行交互存在速度慢
梅菜扣肉鱼丸粗面
·
2025-05-27 23:43
ZYNQ学习之路
ZYNQ
AXI
DDR
PL与PS数据交换
JESD204 ip核使用与例程分析(二)
时钟方案专用差分时钟对例程分析jesd204_0_transport_layer_demapperjesd204_0_sig_chkjesd204_0_clockingjesd204_0ip核port寄存器
AXI
-LITE
fpga小白历险记
·
2025-05-25 05:16
fpga开发
网络协议
《深入理解
AXI
4协议:从入门到实践》-- 第九篇:常见问题与进阶资源
第九篇:常见问题与进阶资源本章汇总
AXI
4协议开发中的典型问题,并提供系统化的解决方案与进阶学习路径,助力读者突破瓶颈,掌握高阶设计技巧。
GateWorld
·
2025-05-22 08:41
AXI4
协议
fpga开发
开源协议
《深入理解
AXI
4协议:从入门到实践》 -- 第七篇:
AXI
4-Lite与
AXI
4-Stream
第七篇:
AXI
4-Lite与
AXI
4-StreamAXI4协议针对不同场景提供了两个关键子协议:
AXI
4-Lite(轻量级控制)和
AXI
4-Stream(流式数据传输)。
GateWorld
·
2025-05-22 08:10
AXI4
协议
fpga开发
开源协议
UDP--DDR--SFP,FPGA实现之ddr
axi
读写驱动模块
ddraxi读写驱动模块实现介绍该模块主要功能为:接收数据读写op指令,将其转换为
AXI
4总线形式其逻辑较为简单,而关于
AXI
4的时序,建议读者使用vivado封装两个
AXI
4的ip核,一个主机,一个从机
爱学习的张哥
·
2025-05-19 04:17
udp
fpga开发
ddr
AXI
网络协议
[AXIS]
AXI
4-Stream Verification
AXI
4-StreamVerificationIP(PG277)详细介绍概述
AXI
4-StreamVerificationIP,以下简称
AXI
4-StreamVIP。
S&Z3463
·
2025-05-19 00:25
FPGA
AXI
IP
fpga开发
SystemVerilog
FPGA下载器
[
axi
][学习笔记]s_
axi
_awlen/s_
axi
_awsize 和s_
axi
_wdata关系
在
AXI
4(AdvancedeXtensibleInterface4)
总线协议
中,s_
axi
_awlen(写地址通道的突发长度)和s_
axi
_awsize(写地址通道的突发大小)是控制信号,它们定义了写事务的属性
CDerL
·
2025-05-14 05:56
AXI
AXI4
AXI4
手撕
AXI
-Full总线接口,实现
AXI
_Full Master接口
一、
AXI
介绍
AXI
全称AdvancedeXtensibleInterface,属于AMBA总线中的一种,由ARM公司制定。
modest_cat
·
2025-05-13 15:27
fpga开发
arm开发
AXI
&ACE&CHI的对比
ACE协议使用了master/slave之间的信号电平通信,ACE和
AXI
相比除了AR/R/AW/W/B通道外还增加了snoop的地址/数据/响应通道。
凢en
·
2025-05-12 15:52
AMBA
Interconnect
ARM
笔记
网络
STM32F1 USART解析
为例使总线能够有效、可靠地进行信息交换,必须对总线信号、传送规则以及传输的物理介质等做出一系列规定,这些规定被称为
总线协议
或总线规则。总线按其使用范围或连接
Tao'note
·
2025-05-11 10:14
嵌入式入门
stm32
单片机
嵌入式硬件
基于Credit的流量控制
在标准同步接口中(比如
AXI
协议接口),握手信号如果直接采用寄存器打拍的方式容易导致信号在不同的方向上出现偏离。因此,引入了更复杂的FIFO结构替代了寄存器方式来给握手信号打拍,方便后端时序收敛。
谷公子的藏经阁
·
2025-05-09 21:37
芯片设计
芯片验证
总线验证
Credit
流量控制
流控
ModBus协议详解:从基础概念到C#实现RTU与TCP通讯
它是一种
总线协议
,是一种一对多,上下级的关系。它的应用广泛,具有免费开源,操作简单的有点,并且可以兼容串口和网络通讯,兼容也不错。
绿龙术士
·
2025-05-07 09:12
桌面应用
工控
c#
tcp/ip
开发语言
AUTOSAR汽车电子嵌入式编程精讲300篇-CAN
总线协议
在车载模块中的应用与实现(中)
目录2.3.4读故障码与车辆信息(应用层)2.4ISO14230-4协议OSI分层分析2.4.1通信协议初始化2.4.2数据格式与通信信息管理2.4.3读数据流3车载模块的硬件设计3.1控制器电路3.2GPS模块3.3GPRS模块3.4CAN接口电路4车载模块软件流程4.1程序框架介绍知识储备车载CAN协议原理CAN协议原理:CAN协议案例CAN数据读取方法:数据读取示例汽车CAN诊断协议本文篇幅
格图素书
·
2025-04-30 17:25
汽车
linux
jvm
ZYNQ
axi
_uartlitle IP核扩展232或者422
我的另外一篇博客:ZYNQaxiuart16550IP核扩展485接口使用ZYNQaxiuart16550IP核扩展485接口使用_wangjie36的博客-CSDN博客_uart16550一,uartlittle描述1,IP核描述2,寄存器描述3,RXFIFO寄存器(offset=0h)和TXFIFO寄存器(offset=04h)描述<
寒听雪落
·
2025-04-30 12:26
操作系统
rfc
verilog
SPI、I2C、CAN 、UART
总线协议
1.SPI(SerialPeripheralInterface)特点:全双工同步通信。采用主从架构,一个主设备可以连接多个从设备。使用4根线:SCLK(时钟)、MOSI(主出从入)、MISO(主入从出)、SS(片选)。通信速度快,通常可达几十Mbps。优点:高速传输。硬件实现简单。缺点:需要较多的引脚(每个从设备需要一个片选信号)。通信距离短,通常用于板级通信。应用场景:高速数据传输,如存储器(F
追月亮的少年
·
2025-04-30 09:07
单片机
嵌入式硬件
[FPGA基础] AXIS篇
XilinxFPGAAXI4-Stream使用文档1.概述
AXI
4-Stream(AdvancedeXtensibleInterface4Stream)是ARM公司AMBA协议中的一种面向流式数据传输的协议
S&Z3463
·
2025-04-27 20:05
FPGA基础
fpga开发
core-v-verif系列之lib<30>
UVM环境介绍HEADcommitID:1f968ef1.core-v-verif/lib/uvm_agents/uvma_
axi
5/src/uvma_
axi
_amo_assert.sv//Copyright2022ThalesDISSAS
CDerL
·
2025-04-27 10:03
core-v-verif
AFDX
总线协议
规范
AFDX
总线协议
规范1、概述2、AFDX简介3、AFDX的在数据传输性能的改进3.1AFDX以太网帧格式3.2AFDX以太网冗余备份3.3虚拟连接3.4数据交换处理4、航空计算机网络系统组成设计4.1航空子系统
毛毛虫的爹
·
2025-04-25 14:06
HI3531
axi
ps读写pl_「正点原子FPGA连载」第十五章
AXI
4接口之DDR读写实验
1)摘自【正点原子】领航者ZYNQ之嵌入式开发指南2)实验平台:正点原子领航者ZYNQ开发板3)平台购买地址:https://item.taobao.com/item.htm?&id=6061601087614)全套实验源码+手册+视频下载:http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html5)对正点原子FPGA感兴趣的同学可以加群讨
weixin_39835147
·
2025-04-20 23:25
axi
ps读写pl
usb接口程序设计_「正点原子FPGA连载」第十五章
AXI
4接口之DDR读写实验
1)摘自【正点原子】领航者ZYNQ之嵌入式开发指南2)实验平台:正点原子领航者ZYNQ开发板3)平台购买地址:https://item.taobao.com/item.htm?&id=6061601087614)全套实验源码+手册+视频下载:http://www.openedv.com/docs/boards/fpga/zdyz_linhanz.html5)对正点原子FPGA感兴趣的同学可以加群讨
weixin_39974557
·
2025-04-20 23:25
usb接口程序设计
纯FPGA实现驱动AD9361配置的思路和实现之一 概述
我们在做ZYNQ系统开发时候做的IP基本都是
AXI
_LITE_SLAVE,是SLAVE,从设备。就是提供了若干寄存器接口供MASTER进行读写。
2202_75442154
·
2025-04-20 23:49
fpga开发
航空电子ARINC818采集卡
ARINC818采集卡是针对航空电子数字视频
总线协议
(AvionicsDigitalVideoBUS,ADVB)的高性能PCIe视频光纤采集测试设备。
深圳信迈科技DSP+ARM+FPGA
·
2025-04-19 18:10
航空航天测试
音视频
14.2 - VDMA彩条显示实验之动态时钟
3硬件设计注意事项:基于14.1做如下改动使能ClockingWizardIP核的DynamicReconfig功能,并选择
AXI
4-Lite接口;将ClockingWizard
xduryan
·
2025-04-17 06:09
ZYNQ之嵌入式SDK开发
fpga开发
嵌入式硬件
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他