AXI-lite

从 IP 开始，学习数字逻辑：DataMover 进阶篇

所以还是你我们前文中讨论过，一般意义上的DMA由CPU控制，在Xilinx嵌入式系统中，CPU通过AXI-Lite总线控制DMA的初始化，发送以及接收数据。
neufeifatonju·2024-01-04 19:14

【xdma】 pcie.bar设置

配置数据读写通过与BRAM通过AXI-lite总线连接完成，XDMA将PCIe配置信息存在BRAM，在进行配置信息读写时，将传入主机映射到用户逻辑的地址，然后与偏
黄埔数据分析·2023-12-31 20:08

【二 zedboard】PS和PL之间的交互

PS和PL交互的话采用的是AXI协议，其中又可以分为：AXI-full（完整的AXI协议）、AXI-Stream（流式协议）和AXI-Lite（精简版，一次只能读写一个字，32位的寄存器）。
@晓凡·2023-12-18 08:49

【ARM AMBA AXI 入门 15 -- AXI-Lite 详细介绍】

请阅读【ARMAMBAAXI总线文章专栏导读】文章目录AXILiteAXI-Full介绍AXIStream介绍AXILite介绍AXIFull与AIXLite差异总结AXILiteAMBAAXI4规范中包含三种不同的协议接口，分别是：AXI4-FullAXI4-LiteAXI4-Stream上图中的AXIFULL和AIX-Lite我们都把它们叫做Memorymap,memorymap的协议是可以寻
CodingCos·2023-11-23 16:46

Xilinx P4使用方法--测试篇

1测试架构测试架构如下图所示，数据通道通过XDMA实现，通过AXI-Lite通道下载规则，通过AXI-Stream通道传输仿真数据。
ཌ斌赋ད·2023-10-25 11:11

仿真通过AXI_lite接口读写寄存器时axi_awready信号无法拉高的一种原因

本人初次接触AXI接口，在了解了AXI接口读写时序后，计划使用AXI接口对BRAM进行读写，并进行仿真测试，AXI接口有三种类型：AXI4、AXI-lite、AXI-stream，我一开始成功对AXI4
TiAmo_forever·2023-10-21 19:53

ZYNQ PS-PL数据交互方式总结（好文）

三，BRAM或FIFO或EMIF1，通过BRAM实现PL/PS之间交互2，通过AXI-StreamFIFO完成PS和PL部分的数据交互3，通过EMIF进行PS与PL间数据交互四，AXIDMA：PS通过AXI-lite
一个早起的程序员·2023-09-29 05:03

TEMAC多网口逻辑设计

tri-modeethIP）+硬件88E111（PHY），两者之间的配置通过MDC、MDIO进行交互；逻辑使用XilinxIP，用户逻辑和IP之间交互涉及到AXI标准接口，包括：AXI-Stream、AXI-lite
江海154·2023-08-29 05:09

利用PCItree工具完成上位机与FPGA的通信测试

近期在zynq7100芯片上调试PCIe，用到了xdma核，工程设计是将上位机BAR0空间的命令通过xdma核的AXI-Lite接口传输到PS端的Slave接口，然后在PS端解析控制命令。
pang_bo·2023-08-03 06:08

AXI stream协议详细分析说明

AXI主要面对内存映射，AXI-Lite主要是简化的AXI，比如用于配置一些寄存器。Byte类型Byte类型定义和一些控
集工学生·2023-06-10 19:52

AMBA协议AXI-Lite（AXI-Lite从机代码设计）

文章目录一、设计思路1、什么时候发生写数据操作？2.什么时候发生数据读操作？3.如何根据AXI_WSTRB信号完成数据的写入？二、源码设计2.1写通道源码设计2.2读通道源码设计2.3模板代码三、仿真总结一、设计思路在设计开始之前，我们需要弄清楚以下几个问题：什么时候发生写数据操作？什么时候发生数据写操作？如何根据AXI_WSTRB信号完成数据的写入？1、什么时候发生写数据操作？  我们在第4-1
PPRAM·2023-04-18 18:12

AMBA协议AXI-Lite（AXI-Lite从机代码板级验证）

文章目录前言一、环境二、测试IP三、IP核封装四、SOC搭建五、引脚约束六、软件设计七、测试过程总结前言  在前一章中我们已经完成了从机接口模板代码的设计；在本篇中，我们将对设计的从机代码进行板级验证；一、环境  验证FPGA选用Xilinx的Zynq7000，基于Vivado平台进行；  认证过程将采用软硬协同验证，其中内核为MicroBlaze；二、测试IP  测试IP核将基于模板代码修改：修
PPRAM·2023-04-18 18:12

AMBA协议AXI-Lite（AXI-Lite介绍）

文章目录一、AXI_Lite简介二、AXI_Lite系统框图三、握手协议三、AXI-Lite信号表四、AXI传输机制五、AXI读写时序总结一、AXI_Lite简介AXI_Lite顾名思义即简化版的AXI
PPRAM·2023-04-18 18:41

Nvme控制器设计笔记

2.axi总线分为axi-liteaxi-full和axi-stream，其中axi-lite是传输一些控制信号、axi-stream传输数据流，没有地址映射，因此只能点对点、axi-full可以支持突发传输
ASAPxxxx·2023-04-10 09:57

MicroBlaze系列教程（1）：AXI_GPIO的使用

简介AXIGPIO是基于AXI-lite总线的一个通用输入输出IP核，可配置为一个或两个通道，每个通道32位，每一位可以通过SDK动态配置成输入或输出方向，支持中断请求，配合中断控制器IP可实现外部中断触发
whik1194·2023-01-31 02:20

FPGA开发(4)——AXI_LITE总线协议

数据可以在主机和从机中双向传输，AXI4支持最大256突发读写，AXI-lite只不支持突发
树叶~·2022-11-24 00:05

电力电子转战数字IC——我的IC笔试（持续更新）

program，输入是不确定长度的动态手，功能是打印输入数组的所有元素；并编写一个module，在module中调用该program时运行打印的结果为1、2、3一个RTL如图所示，正常工作时，复位后需要先通过AXI-lite
广工陈奕湘·2022-10-02 21:29

【AXI4 verilog】手把手带你撸AXI代码（四、AXI4接口的RAM设计）

3、这篇文章过后还会有AXI-lite，XilinxAXI主机等代码的分析，供大家学习参考。
搞IC的那些年·2022-09-18 10:39

ZYNQ基础----使用AXI-LITE接口访问Block RAM

1.前言  在之前的博客中有介绍到AXI接口和AXI-stream接口，AXI-lite接口也经常使用。最近恰好在做一个小的项目，需要对采集到的ADC数据进行缓存。
black_pigeon·2022-07-25 11:19

AXI总线之AXI-LITE总线分析与实现

AXI是由ARM公司提供的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，现如今已经发展到AXI4这个版本。在Xilinx的ZYNQ系列中，AXI是经常用的一种接口。AXI有3个概念需要分清楚，总线、接口、协议。总线是指传输通道，是各种逻辑器件构成的传输数据的通路，一般由数据线、地址线、控制线组成；接口是一种连接标准，又被称为物理接口；协议是值传输数据的规则。Zynq支持三种
bibogo·2022-07-25 11:47

【数字IC】深入浅出理解AXI-Lite协议

【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍深入浅出理解AXI-lite协议一、写在前面二
myhhhhhhhh·2022-07-25 11:17

AXI协议详解

AXI包括AXI与AXI-Lite两个版本。AXI满足如下的特性：–适合于高带宽，低延迟的设计不需要通过复杂的桥转换就可以实现高频下的操作满足多种组件的接口要求适合于高初始化访问延迟
南柯一一梦·2022-07-20 13:16

AXI协议

2：AXI-Lite轻量级传输、地址映射、只能单词读写。内置寄存器，可以控制挂载的轻量级外设。3：AXI-Stream高速传输、无地址，可以连续传输。类似DMA，用来传输视频流。
lkc123123lkc·2020-09-16 13:40

AXI4、AXI-lite、AXI-Stream总线协议学习笔记

关于AXI4协议在VIVADO中随处可见，要想用好VIVADO中的IP核，必须要好好学习一下AXI4总线，网上关于AXI4的笔记资料有很多，我也只是拿过来总结一下，算是转载吧AXI总线和AXI接口以及AXI协议总线、接口和协议，这三个词常常被联系在一起。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。接口是一种连接标准，又常常被称之为物理接口。协议就是
R@·2020-09-13 18:23

S02_CH13_ AXI_PWM 实验

本章就以AXI-Lite总线实现8路LED自定义IP作为第一验证AXI-Lite总线应用的方案，带领大家快速进入实战状态。13.1自定义IP的封装Step1：新建一个名为Miz_sys空的工程。
weixin_30853329·2020-08-24 17:59

使用SystemVerilog简化FPGA中的接口

  FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像AXI4/AXI-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。  
猫叔Rex·2020-08-23 08:10

ZedBoard--（5）嵌入式Linux下的DMA测试（Direct Register Mode）（PS + PL）

由图可知，处理器使用AXI-Lite总线和DMA、DDR控制器进行交互。AXI
CSE_XYing·2020-08-21 04:00

DMA测试（Direct Register Mode）（PS + PL）

由图可知，处理器使用AXI-Lite总线和DMA、DDR控制器进行交互。AXI
weiweiliulu·2020-08-15 16:11

FPGA实践教程（六）AXI-Lite实现PS与PL通信

背景：PS与PL的通信方式有AXI4，AXI-Lite，AXI-Stream。之前实现的为AXI-Streams（sidechannel），并且编译环境为linux编译环境。
祥瑞Coding·2020-08-05 15:45

卷积函数的FPGA实现（四）函数接口的HLS

将神经网络参数通过axi-lite协议进行传输。
祥瑞Coding·2020-08-05 15:14

Vivado下创建基于AXI-Lite的用户IP核

http://comm.chinaaet.com/adi/blogdetail/37170.htmlVivado下创建基于AXI-Lite的用户IP核本文是为一位网友所写，据说网上Vivado下自定义IP
Tiger-Li·2020-08-05 13:19

使用SystemVerilog简化FPGA中的接口

  FPGA工程师们应该都会吐槽Verilog的语法，相当的不友好，尤其是对于有很多接口的模块，像AXI4/AXI-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。  
数字积木·2020-07-30 21:38

vivado设计三：一步一步生成自己的自定义IP核

开发环境：xpvivado2013.4基于AXI-Lite的用户自定义IP核设计这里以用户自定义led_ip为例：1.建立工程和设计一过程一样，见vivado设计一http://blog.chinaaet.com
weixin_33875564·2020-07-15 04:58

PS通过AXI-lite读取PL端数据

1，创建AXI-lite总线的IP，并加上自己的逻辑，注意：一定要编译（保证ip无逻辑和功能错误）；同一个reg不能在多个always中驱动；所以如果是PS读PL的reg，那么总线就不能写该reg，如果一定要写
zhangduojia·2020-07-06 12:48

Vivado下产生AXI-Lite Ipcore及AXI-Lite源代码解析

一.AXI-Lite接口Ipcore的生成Xilinx开发工具EDK和Vivado都可自动生成AXI-Lite、AXI-Stream主从模式接口。
yangzhiyuan0928·2020-07-06 10:09

xilinx AXI-CDMA 学习笔记

仿真环境win1064bitvivado2017.4modelsim功能介绍IP架构模块分解介绍RegisterModule包含AXI-CDMA的控制及状态寄存器，接口AXI-lite，寄存器列表如下：
zzyaoguai·2020-07-05 12:12

PYNQ上手笔记 | ⑥HDL设计IP核

进入传送门~1.实验目的用HDL语言+Vivado创建一个挂载在AXI总线上的自定义IP核2.实验步骤2.1.创建一个新的项目2.2.调用CreateandPackageIPWizard，创建一个新的AXI-Lite
Mculover666·2018-11-09 12:48

zynq 尝试自制带总线IP ： AXI-lite 流水灯

前言：zynq是Xilinx近来重点推出的一款FPGA+arm（CortexA9）的SOC。其强大之处不言而喻。官方有zedboard开发板，可能会买不起。从而在国内找了一款替代产品MiZ702，基本和zedboard兼容。本系列博客的例程适用于与zedboard以及MiZ702。每节都会有例程回复即可下载，欢迎大家和我一起玩～～从前写FPGA程序的时候，顶层模块往往用亍模块的例化，已经模块间的连
NarutoInspire·2018-08-06 16:26

AXI-Lite总线及 AXI4总线master和slave源码对应分析

参考我的下载页：https://download.csdn.net/my参考博客：http://www.eefocus.com/antaur/blog/17-08/423751_6cc0d.html将AXI4-Lite主机和从机结合到一起进行仿真将AXI4主机和从机结合到一起进行仿真
yanxiaopan·2018-06-08 15:07

ZYNQ基础系列（六） DMA基本用法

AXIDMA的用法基本是：PS通过AXI-lite向AXIDMA发送指令，AXIDMA通过HP通路和DDR交换数据，PL通过AXI-S读写DMA的数据。
long_fly·2018-03-30 11:42

MiZ702学习笔记13——ZYNQ通过AXI-Lite与PL交互

在《MiZ702学习笔记7——尝试自制带总线IP》，我曾提到了AXI4-Lite的简单用法，驱动了下流水灯，只涉及到了写总线。今天，我想利用之前的VGA模块，将AXI4-Lite的读写都应用上。这篇文章主要是思想的介绍，以及AXI4-Lite读的方法。一些细节请先阅读《MiZ702学习笔记7——尝试自制带总线IP》。具体思路为如下框图所示：所以这次，我们需要两条AXI4-Lite总线，一条负责给V
宋桓公·2016-01-24 15:00

【OpenHW参赛手记】AXI初体验

XilinxXPS中用户自定义IP核可以拥有AXI-Lite，AXI4，AXI-Stream，PLB和FSL这些接口实现和PS通信。其中AXI-Lite具有轻量级，结构简单的特点，适合小批量数
kkk584520·2013-02-13 11:00
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他