2.故障排查在VIVADO中创建工程，添加了AXI_GPIO，导出到SDK中，在SDK中创建一个FSBL，下载BIT流后，使用FSBL进行单步调试。

通过添加AXI_GPIO，直接在AXI接口上了。相关的胶连逻辑自动生成了。具体的AXI与GPIO之间，怎么通过总线访问，总线又是怎么给各模块映射地址，要看IP模块的手册，和开发流程有关的文档。

如果引脚还不够，就axi_gpio//Bank1I/OVoltage1.8v。

linuxgpio从内核空间导出到用户空间  petalinux在制作Linux系统时，会自动的将gpio从内核空间导出到用户空间，在用户空间下可以通过sysfs方式控制gpio；用户空间位置在/sys/class/gpio，在该文件夹下能看到gpiochipX，X代表gpio的base从那里开始。比如vivado设计用的axi-gpio地址时412000，经过空间导出到用户空间之后，gpioch

文章目录@[toc]简介常用函数使用示例参考资料工程下载本文是XilinxMicroBlaze系列教程的第1篇文章。简介AXIGPIO是基于AXI-lite总线的一个通用输入输出IP核，可配置为一个或两个通道，每个通道32位，每一位可以通过SDK动态配置成输入或输出方向，支持中断请求，配合中断控制器IP可实现外部中断触发。不同系列FPGA所支持的最高频率：官方使用示例：xgpio_intr_tap

首先，axi_gpio与之前的GPIO的区别：之前的GPIO是硬核，是ps端实际存在的外设电路；而axi_gpio是软核，实现的时候需要由fpga的pl端去搭建。

目录一、引言二、HelloWorld实验三、AXI_GPIO实验四、一些注意一、引言1、MicroBlaze简介。用于做嵌入式处理操作的软核，来加速系统设计。

ZYNQ共有三种GPIO：MIO、EMIO、AXI_GPIO。

开发板环境：vivado2017.1，开发板型号xc7z020clg400-1，这个工程主要功能是调用一个axi_gpio核然后通过这个axi_gpio核控制三色灯D34闪烁。

硬件连接如图：AXIInterconnect：实际是一个开关，管理和只会axi接口之间的通信（包括一对一、一对多、多对一、多对多）processing_system7_0：为整个处理器系统提供复位信号axi_gpio

PYNQ上跑的一个AXI_GPIO小例程PYNQ简介PYNQ是什么PYNQ是一个新的开源框架，使嵌入式编程人员能够在无需设计可编程逻辑电路的情况下即可充分发挥XilinxZynqAllProgrammableSoC

AXIGPIO触发中断，控制PS端的LED亮灭/**main.c**Createdon:2020年3月12日*Author:*/#include"xparameters.h"#include"xgpiops.h"#include"xgpio.h"#include"xil_exception.h"#include"xscugic.h"#include"xil_printf.h"#include"sl

在petalinux通过AXI_GPIO操作电平,以zynq为例，vivado工程：axi_gpio_n都是选择的一位输出：管脚约束：set_propertySEVERITY{Warning}[get_drc_checksUCIO

前言：ZYNQ7000有三种GPIO：MIO，EMIO，AXI_GPIOMIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO

开发板：Zedboard开发环境：XilinxVivado+SDK-2018.3+W10AXI_GPIO实际是PL端的IO管脚挂载在AXIGP总线上，通过PS端来控制的接口，使用时需要消耗PL端资源。1.创建Vivado工程next–》next–》next–》next，到defaultpart,搜索栏输入zed就会出来zedboard的这个包，这个是安装Vivado的时候自动安装的，直接选择点击n

因为我自己不自然就只会用自己的最熟悉的方案来实现，所以在此总结一下；很多帖子讨论这个，当然是因为简单了；但是好像都没有整理完整ZYNQ中GPIO有四种，其中PS中MIO/EMIO两种，而PL中同样有两种情况，AXI_GPIO

我们先看有哪三种GPIO：MIO、EMIO、AXI_GPIO。其中MIO和EMIO是直接挂在PS上的GPIO。而AXI_GPIO是通过AXI总线挂在PS上的GPIO上。我们先

本文举AXI_GPIO这个IP来讲解如自定义函数实现对AXI_GPIO的控制。编写过STM32程序的人应该都知道控制一个GPIO端口需要控制连个寄存器。

1.AXI_GPIO应用场合（1）AXIGPIO模块将PL端连接的GPIO信号通过AXI接口与PS模块连接，PS通过AXI接口的地址映射对PL端的GPIO信号进行读写等控制,与EMIO可以实现相同的功能，区别主要在于EMIO对于少数GPIO接口进行单独的控制，而AXIGPIO可以对多个GPIO接口合并成的总线进行整体读写控制；（2）PS端可以借助AXIGPIO模块给PL逻辑生成一些通知信号；（3）

GPIOMIO、EMIO都是ps的GPIO的控制和状态寄存器基地址为：0xE000_A000，我们SDK下软件操作底层都是对于内存地址空间的操作。xparameters.h#defineXPAR_PS7_GPIO_0_DEVICE_ID0#defineXPAR_PS7_GPIO_0_BASEADDR0xE000A000#defineXPAR_PS7_GPIO_0_HIGHADDR0xE000AFF

直接用axi_gpio这个系统提供的ip进行验证，而原文需要自己加建立一个ip来验证。建立工程等一般流程这里不介绍了。

1.硬件平台搭建在BlockDesign里添加ZYNQ7ProcessingSystem和AXI_GPIO模块，双击AXI_GPIO设置为输出，驱动外部IO器件(如LED)。

开发板：Zynq7030数据采集板PC平台：Ubuntu-18.04+MobaXterm开发环境：XilinxVivado+SDK-18.3学习目标：PS通过EMIO、AXI_GPIO口来控制PL端LED

两个星期没有更新了，入手板子一段时间以来发现难度还是挺大的，但是心急吃不了热豆腐，所以打算还是从基础的一步一步来，实现对GPIO操作。1，ZYNQ7000GPIO介绍ZYNQ7000上GPIO分为2类MIO和EMIO，MIO和常见的CPU管脚功能是一样的和很多外设是复用的，在使用前需要进行PINAssignment.MIO共54个管脚分布在BANK0和BANK1，BANK1有32个，BANK2有2

使用ZedBoard开发板，SDSoc2017.4,Win10系统；此处通过AXI_GPIO点亮ZedBoard板子上连接在PL端的8个LED灯。

我们先看有哪三种GPIO：MIO、EMIO、AXI_GPIO。其中MIO和EMIO是直接挂在PS上的GPIO。而AXI_GPIO是通过AXI总线挂在PS上的GPIO上。我们先

在玩了zedboard一段时间之后，这两天又回到了最基础的gpio,axi_gpio,mio,emio.也把ug585的部分章节，看了看，又有了许多新的发现，可能学习就是这样吧，温故而知新，说不定下一次在回过头来看

ZedBoard推出的官方例子中已经介绍了如何将Xilinx做好的AXI总线IP（如AXI_Timer、AXI_GPIO等）添加到工程中，而下面就让我们一起来自己编写一个简单的AXI总线设备——读取板上的

在zynq的开发中，有两种GPIO，一种是zynq自带的外设（MIO/EMIO），存在于PS中，第二种是PL中加入的AXI_GPIO IP核。