CLK

ddr2 ip调试问题集合

一、问题描述：ERROR:NgdBuild:455-logicalnet'clk400m_p'hasmultipledriver(s)ERROR:NgdBuild:455-logicalnet'clk400m_n'hasmultipledriver
dnfestivi·2016-05-05 18:00

PAT-B 1026. 程序运行时间

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得一个时钟打点数C1；在f执行完成后
plank_root·2016-04-29 15:00

FPGA视觉从入门到放弃——Canny算子

毕竟没有什么方法或工具可以永远时尚下去，所以从入门到放弃也算是进步之选嘛~二.Prefix1.常用变量术语CLK    时钟20nsLLC    经过锁相环的时钟37nsoddfield 采集奇场图像时输出高
shadow_guo·2016-04-21 21:00

S5PV210的I2C控制器

时钟来源PCLK_PSYS，分频得到I2C控制器的CLK，通过SCL传给从设备，I2CCON,I2CSTAT是I2C总线控制逻辑的前台代表，移位寄存器，同串口中的功能，地址寄存器+比较器，判断地址，
qq_18973645·2016-04-16 09:00

什么是I2C通信

《朱老师物联网大讲堂》学习笔记学习地址：www.zhulaoshi.orgI2C通信，物理接口：SCL+SDASCL（sericalclock）：时钟线，传输CLK信号，一般是I2C主设备向从设备提供时钟的通道
qq_18973645·2016-04-15 20:00

PAT (Basic Level) Practise （中文）1026. 程序运行时间(15)

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数
qq_32266237·2016-04-15 14:00

数字逻辑与数字系统（VHDL）动态扫描数码显示器

Useieee.std_logic_1164.all; Useieee.std_logic_unsigned.all; Useieee.std_logic_arith; Entitym8is port(en,clr,clk
manxcc1425·2016-04-11 21:00

触发器

置位功能表数据端S保持位R输出Q01011100Q10Q功能表简化X代表不关心其取值数据端S保持位R输出Q010111X0Q2.电平触发的D型触发器又叫电平触发的D型锁存器，或1位存储器功能表数据端D时钟Clk
fangmenghao·2016-04-09 10:00

PAT1026程序运行时间(15)

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得一个时钟打点数C1；在f执行完成后再调用cl
baidu_17313961·2016-04-06 17:00

oprofile

二、参数项说明eventname 要关注的事件名称，常用的事件名称及功能如下：  CPU_CLK_UNHALTED（Clockcycleswhennothalted），就是CPU时钟：CPU的执行时间，
DZQABC·2016-04-05 22:00

总结:如何驱动DS18B20温度传感器

staticvoidDS18B20_GPIO_Config(void) { GPIO_InitTypeDefGPIO_InitStructure; RCC_APB2PeriphClockCmd(DS18B20_CLK
morixinguan·2016-04-04 18:00

PAT 乙级 1026. 程序运行时间

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clock()，获得一个时钟打点数C1；在
Dodd9199·2016-03-24 14:04

S5PV210 一些模块编程常用寄存器

DIV1.设置时钟源 CLK_SRC02.设置升平时间 (A.P.M.V)PLL_LOCK3.设置(A.P.M.V)PLL APLL_CON04.设置分频器     CLK_DIV05.设置时钟源 CLK_SRC02
lz_quiet·2016-03-16 19:00

PAT 1026

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数
Dacc123·2016-03-16 08:00

STM32_SPI_笔记

可以同时收发数据；时钟极性(CPOL)决定同步时钟空闲状态；时钟相位(CPHA)：0：CLK的第一个跳变沿(上升沿或下降沿)数据被采样；1：CLK的第二个跳变沿数据被采样；写：主机对SPIX->DR写数据
benjamin721·2016-03-12 01:00

pat1026：程序运行时间

include"stdio.h" #defineCLK100 intmain() { inta,b,s,f,m,d; scanf("%d%d",&a,&b); d=(int)(1.0*(b-a)/CLK
yang1018679·2016-03-08 13:00

I2S波形记录

R/L的频率就是声音数据的采样频率，如图中的8KB）声音数据DAT一般在CLK的上升沿进行采样，有些DAC也是可以调的。每个声道里面可以容纳的CLK数必须多于数据
mike8825·2016-02-28 19:00

opencl:C++实现双线性插值图像缩放

本身就支持双线性插值下面是kernel代码(从MaliOpenCLSDK抄来的：/samples/image_scaling/assets/image_scaling.cl)非常简单只有4行//定义采样器//CLK_NORMALIZED_COORDS_TRUE
10km·2016-02-27 16:24

opencl:C++实现双线性插值图像缩放

本身就支持双线性插值下面是kernel代码(从MaliOpenCLSDK抄来的：/samples/image_scaling/assets/image_scaling.cl)非常简单只有4行//定义采样器 //CLK_NORMALIZED_COORDS_TRUE
10km·2016-02-27 16:00

verilog中对同一个变量有判断条件的赋值

因为在这里，是进行阻塞赋值的，当flag为9时，一个clk的上升沿到来，那么就出现flag=flag+1'b1;flag=10；紧接着执行   if(flag>=4'b1010)   
farbeyond·2016-02-21 10:00

PAT1026程序运行时间

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的
AliceGreek·2016-02-19 22:16

asyn_fifo

1//ModuleName:afifo_ctrl 2//Description:parameterizedafifo 3 4moduleafifo_ctrl( 5clk_push, 6rst_push_n
CHIPER·2016-02-01 22:00

DDR3_IP核文件设置

在infrastructure.v文件中，202行 .CLKIN1   (sys_clk),需要改下输入时钟。
A风筝·2016-01-23 12:00

DDR3的系统时钟编译错误

错误：Xst:2033-PortIofInputbufferddr3_mig/memc3_infrastructure_inst/se_input_clk.u_ibufg_sys_clkisconnectedtoGND
A风筝·2016-01-20 11:00

树莓派 原理图 摄像头接口定义

gt;CAM1_DN16 ->CAM1_DP17 ->GND8 ->CAM1_CN9 ->CAM1_CP10->GND11->CAM_GPIO12->CAM_CLK13
天池渔隐·2016-01-18 17:00

ADC采样频率计算与时钟频率选择

ADC10每次采样转换的总时间是：采样时间+转换时间其中采样时间可以设置成若干个ADC10CLK，转换时间手册中给出的是13个ADC10CLK，当然还有一个时钟同步时间tsync，但是这个时间小于一个ADC10CLK
_Hong_·2016-01-16 15:07

SPI方式读取外部FLASH抓取时序图

可以看出CLK空闲状态是高电平（CPOL=1），偶数边沿为
weiqi7777·2016-01-07 21:20

Quartus和Modelsim仿真ROM模块

Page2of5直接点击next  Page4of5直接点击next 下面为工程添加文件 需要注意模块名和模块所在文件的文件名要一致，下面的代码保存在Wave.v这个文件中moduleWave(  inputi_clk
我就是小张同学·2015-12-15 22:00

Quartus和Modelsim仿真ROM模块

Page2of5直接点击next  Page4of5直接点击next 下面为工程添加文件 需要注意模块名和模块所在文件的文件名要一致，下面的代码保存在Wave.v这个文件中moduleWave(  inputi_clk
我就是小张同学·2015-12-15 22:00

verilog基础知识--同步、异步

同步清零：moduledff(d,clk,clr,q);inputd,clk,clr;outputq;regq;always@(posedgeclk)if(!clr)
西唐·2015-12-14 10:06

js事件机制

赋值给onXXX的字符串将作为响应函数的函数体冒泡事件定义一个函数，赋值给html元素的onXXX属性Div2Element先定义函数clk，然后赋值给onclick属性冒泡事件使用element.onXXX
wodeyijia911·2015-12-13 18:00

模拟摄像头解码模块最新测试 TVP5150模块 FPGA+SDRAM+TVP5150+VGA 实现PAL AV输入 VGA视频输出

AV模拟信号输入，VGA显示器输出测试，效果如下 FPGA使用verilog编程，顶层RTL视图如下moduleaction_vip(inputclk,inputreset_n,inputbt656_clk
奇迹再现·2015-12-06 21:00

FCLK，HCLK和 PCLK时钟三者之间的关系

该比例由CLK
qq_21792169·2015-11-26 14:00

msp430系统时钟

一、4个时钟振荡源   1、LFXT1CLK:  外部晶振或时钟1 低频时钟源 低频模式：32768Hz 高频模式：(400KHz-16MHz)   2、XT2CLK:    外部晶振或时钟2 高频时钟源
高傲的monkey·2015-11-16 17:00

Spring 4支持的Java 8新特性一览

utm_source=infoq&utm_medium=related_content_link&utm_campaign=relatedContent_articles_clk有众多新特性和函数库的Java8
zgmzyr·2015-11-14 17:00

verilog学习 (三)

这次再写个简单的verilog程序计数器 module counter();reg clk;reg[3:0] count;initial begin clk = 0;
·2015-11-13 18:00

verilog学习 (二)

第一个实用的代码就用D出发器吧.很简单 module d_flip(d,clk,q); input d,clk; output q; wire d,clk; reg
·2015-11-13 18:59

FPGA笔记-阅读.dat文件

阅读.dat图像文件 .dat文件是matlab生成的图像文件 initial begin // Initialize Inputs CLK = 0; RST = 1; IMAGE_DATA
·2015-11-13 16:16

PS/2 PC键盘编程的参考资料

Data 2 n/c Not connected 3 GND Gnd 4 VCC Power , +5 VDC 5 CLK
·2015-11-13 16:48

【Game】模拟经典游戏超级玛丽

基于多媒体定时器） #pragma once #include <windows.h> class MyTimer { private: LARGE_INTEGER m_clk
·2015-11-13 15:22

PAT 1026 程序运行时间

同时还有一个常数CLK_TCK，给出了机器时钟每秒所走的时钟打点数。于是为了获得一个函数f的运行时间，我们只要在调用f之前先调用clo
·2015-11-13 09:15

系统源TinyOS之Blink（三） - 默认系统主时钟初始化分析

nbsp; 对于tmote平台，基础时钟模块有3个时钟输入源：             LFXT1CLK
·2015-11-13 08:39

MSP430常见问题之AD转换类

A2： ADC12 的转换速率是转换所需的ADC12CLK 以及时钟的一项功能。ADC12CLK 的近似最小值与最大值分别为500kHz 及6.5MHZ。
·2015-11-13 07:44

usleep() 函数测试

　　在　，时钟频率clk = 100M 的情况下测得usleep()函数的延时情况。 　　
·2015-11-13 05:33

Nios II 定时器内核之sys_clk_timer

　　了解定时器的内核后，用它的sys_clk_timer功能是很简单的。 　　
·2015-11-13 05:25

MSP430功能模块详解系列之——系统时钟

一、时钟源种类 LFXT1CLK低频时钟源——MSP430每一种器件都有 XT2CLK高频时钟源——存在于X13X、X14X、X15X、X16X、X43X、X44X等 DCOCLK数字控制RC振荡器
·2015-11-13 04:08

可调时钟

可调时钟 4 模块名： clock 5 6 ----------------------------------------------- 7 IO说明： 8 clk
·2015-11-13 04:49

电路原理图 英语缩写 符号汇总

BRR 制动 NDC 地 P 正极 positive pole N 负极 negative pole B 制动 brake F 反馈 feedback L 火线 N 零线 即地线 CLK
·2015-11-13 02:44

乘法器设计实验

假设芯片在200MHZ的条件下ain和bin均为OXFFFF时需要16个时钟周期才能够得到乘法结果，那么芯片在200MHZ的条件下的数据吞吐量就为：200MHZ/16=12.5HMZ IO接口定义如下： clk
·2015-11-12 21:21

第五章 触发器

一  SR锁存器 SR锁存器也可以用与非门构成 电频触发器 电路结构和工作原理 触发信号称为时钟信号 SR触发器基本电路结构 1 了解SR触发器的组成 2 clk =
·2015-11-12 18:57
上一页 38 39 40 41 42 43 44 45 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他