CLK

zynq emio 外接emmc/SD 相关问题与描述总结

A、emio的clk和clk_fb要短接（原因是要通过反馈修复clk输出时序），可通过内部直接短接（该处理方式有一定风险，反馈距离过短可能跑不了高速）。
比特流1024·2023-07-25 14:44

FPGA——verilog实现格雷码与二进制的转换

跨时钟域会产生亚稳态问题（CDC问题）：从时钟域A过来的信号难以满足时钟域B中触发器的建立时间和保持时间，输入与clk的变化不同步而导致了亚稳态。
漠影zy·2023-07-25 12:48

xilinx zynq7000系列 sdio时钟超频详解

系统时钟概述zynq7000的时钟系统很简单，首先是PS_CLK输入时钟，这是外部33.33333Mhz晶振时钟，直接输入到三路PLL(锁相环)，分别是ARMPLL、I/OPLL、DDRPLL；ARMPLL
雪狐JXH·2023-07-25 00:38

XILINX ZYNQ 7000 AXI总线 (三) AXI GPIO

2.FCLK_CLK0这个信号在上图中可以看到，PS-PL有4路时钟，点击绿框跳
烹小鲜啊·2023-07-25 00:37

XILINX ZYNQ 7000 BOOT

这点很关键，3.是否使用PLL如何是就会把外部时钟输入到PLL进行倍频，获得比外部时钟更高跟稳定的CLK。4.执行BootROM，它是在ZYNQ芯
烹小鲜啊·2023-07-25 00:07

【N32L40X】学习笔记11-ADC规则通道采集+dma数据传输

ADC时钟源分为工作时钟源、采样时钟源和计时时钟源仅可配置AHB_CLK作为工作时钟源。
Car12·2023-07-24 20:17

STM32 串口发送数据、串口中断 7.19

STM32串口发送：全双工异步串行通信方式IIC：CLK（时钟线）DAT（数据线）同步协议：通过时钟线保证数据线是有效的异步协议：通过寄存器接受到数据之后产生中断，从而传输数据1.波特率2.数据帧格式起始位
孤独memories·2023-07-24 15:23

timingPath/set_data_check和set_max_delay/set_multicycle_path

目录0.timingpath1.set_data_check1.1set_data_clk约束cdcpath1.2set_data_check和set_max_delay区别和使用场景2.set_mulicycle_path0
cy413026·2023-07-22 17:48

异步电路后端实现流程(cdc signOff 后端做什么)

目录1.一种后端异步电路的signOff流程2.cdcmaxDelay的原因及relax2.1为什么要做maxDelay检查2.2如果有不同名字的clk原本是同步时钟域该怎么办2.3如果有异步电路不能满足
cy413026·2023-07-22 17:48

create_generated_clock 之后需要report_clock/update_timing/report_timimg才能将clk attr传给generated的clk

在dc_shell运行之后get_clocks或者all_clocks结果如下，新加的tmp_clk0已经有了get_attrtmp_clk0period：period属性不存在需要report_clock
cy413026·2023-07-22 17:47

Switch超频图文说明

Switch超频图文说明按自己的破解系统下载所需文件：SXOS-超频-TF卡数据.rar大气层-Sys-Clk超频插件.rar大气层-Tesla-Menu-特斯拉浮层插件.rar解压密码：shipengl
LuckyTHP·2023-07-21 03:23

Circuits--Sequential Logic--Finite State Machines--Fsm1s

https://hdlbits.01xz.net/wiki/Fsm1s//NotetheVerilog-1995moduledeclarationsyntaxhere:moduletop_module(clk
余睿Lorin·2023-07-20 12:59

VIVADO 无法找到观测核 WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave ty

观测核的，也就是说基本排除硬件问题通过一点点的定位发现，造成上面的问题是由于：本工程我是在其他型号的器件直接升级到其他器件类型，内部有ila核的观测时钟，是自动加上的，但是我实际工程已经没有用到sys_clk
FPGA_Linuxer·2023-07-19 06:58

IDDR和ODDR

IDDR主要有三种工作模式：掌握三者的区别原语：IDDR#(.DDR_CLK_EDGE("OPPOSITE_EDGE"),//"OPPOSITE_EDGE","SAME_EDGE"//or"
Fighting_XH·2023-07-18 23:11

Verilog实现串口收发

篇的GPIO模拟串口，接收主要是捕获开始信号，然后定时采样获取8位数据位（未考虑停止位和校验位）使用robeieda仿真结果（发送的仿真信号，然后再将接收的信号输出）接收：reg[15:0]uart_clk_count
山间朝暮-C·2023-07-18 23:08

FreeRTOS+STM32L+BC20+MQTT协议传输温湿度数据，控制继电器云平台——②电信云

核心板从开发板上拆下来然后将物联卡放置在BC20核心板内物联卡放置完成将BC20核心板重新插入到开发板内（注意不要弄错方向）2.2连接ST-Link仿真器用3条杜邦线接入STM32L的DIO、GND、CLK
LCIOT·2023-07-18 16:42

FreeRTOS+STM32L+BC20+MQTT协议传输温湿度数据，控制继电器云平台——③湖畔云

核心板从开发板上拆下来然后将物联卡放置在BC20核心板内物联卡放置完成将BC20核心板重新插入到开发板内（注意不要弄错方向）2.2连接ST-Link仿真器用3条杜邦线接入STM32L的DIO、GND、CLK
LCIOT·2023-07-18 16:42

FreeRTOS+STM32L+BC20+MQTT协议传输温湿度数据到腾讯云物联网平台

核心板从开发板上拆下来然后将物联卡放置在BC20核心板内物联卡放置完成将BC20核心板重新插入到开发板内（注意不要弄错方向）2.2连接ST-Link仿真器用3条杜邦线接入STM32L的DIO、GND、CLK
LCIOT·2023-07-18 16:42

STM32L+BC20+MQTT连接阿里云传输温湿度数据并控制继电器

核心板从开发板上拆下来然后将物联卡放置在BC20核心板内物联卡放置完成将BC20核心板重新插入到开发板内（注意不要弄错方向）2.2、连接ST-Link仿真器用3条杜邦线接入STM32L的DIO、GND、CLK
LCIOT·2023-07-18 16:12

FreeRTOS+STM32L+BC20+MQTT协议传输温湿度数据，控制继电器云平台——①阿里云

核心板从开发板上拆下来然后将物联卡放置在BC20核心板内物联卡放置完成将BC20核心板重新插入到开发板内（注意不要弄错方向）2.2连接ST-Link仿真器用3条杜邦线接入STM32L的DIO、GND、CLK
LCIOT·2023-07-18 16:12

（阿里云）STM32L+BC20+MQTT协议传输温湿度，ADC，电压，GPS数据到阿里云物联网平台

核心板从开发板上拆下来然后将物联卡放置在BC20核心板内物联卡放置完成将BC20核心板重新插入到开发板内（注意不要弄错方向）同时接入天线2.2连接ST-Link仿真器用3条杜邦线接入STM32L的DIO、GND、CLK
LCIOT·2023-07-18 16:40

基于System Verilog的同步FIFO实现(一)

如图，是同步FIFO的一个示意图，它由clk,rst,wr_en,rd_en,full,empty,rdata,wdata等信号构成，其中，full,em
FPGA硅农·2023-07-17 22:30

mipi LCD 的CLK时钟频率与显示分辨率及帧率的关系

我们先来看一个公式：Mipiclock=[(width+hsync+hfp+hbp)x(height+vsync+vfp+vbp)]x(bus_width)xfps/(lane_num)/2即mipi屏的传输时钟频率（CLKN,CLKP）等于(屏幕分辨率宽width+hsync+hfp+hbp)x(屏幕分辨率高height+vsync+vfp+vbp)x(RGB显示数据宽度)x帧率/(lane_n
bobuddy·2023-07-17 16:09

电梯控制系统的实现（代码简洁优质、易懂）

目录设计目的与要求设计原理及方案下面是设计的细节，再这里，笔者的注释都写得很清楚，因此不会啰嗦的一段段解释，只介绍关键的部分，其余的详见代码注释即可（此处建议直接看代码更好，上面的知识一个框架而已）：附页（源代码）TOPu0:clk_divu1
fall in love with yo·2023-07-17 16:33

如何实现时钟信号分频？

moduleexample(clk_out,clk_in);outputregclk_out;inp
知行&·2023-07-17 16:29

Micro：Bit 连接TM1637数字显示屏

Micro：Bit连接TM1637数字显示屏插口介绍VCC对应正极GND接地即负极CLK时钟线，根据程序中设置对接4.DIO数字输入输出端口，根据程序中设置对接插口接入方式!
zhandroid·2023-07-17 13:50

Xilinx FPGA----ISE软件使用

二、给工程添加文件新建文件后，添加点亮LED灯代码如下：moduleflow_led(inputsys_clk,//系统时钟//inputsys_rst_n,//系统复位，低电平有效outputregled
仲南音·2023-07-17 10:14

HDLbits---Verification writing Testbenches

1.Tb/clockmoduletop_module();regclk;initialbeginclk=1'b0;endalways#5clk=~clk;dutu1(.clk(clk));endmodule2
ZxsLoves·2023-07-16 12:44

STM32智能送药小车（三）：0.96寸7针OLED的配置与编程

接线如下：D0,D1分别接SPI_CLK,SPI_MOSI二.Cubemx的配置三.根据时序图写驱动程序及自定义显示程序驱动程
ssfight1·2023-07-15 16:23

（EMQX）STM32L+BC20+MQTT协议传输温湿度，ADC，电压，GPS数据到EMQX

核心板从开发板上拆下来然后将物联卡放置在BC20核心板内物联卡放置完成将BC20核心板重新插入到开发板内（注意不要弄错方向）同时接入天线2.2连接ST-Link仿真器用3条杜邦线接入STM32L的DIO、GND、CLK
LCIOT·2023-07-15 14:25

SPI从原理到应用

主设备通过控制时钟信号（clk）以及数据输入输出线（MISO、MOSI）、片选线（CS）与从设备进行通信。SPI通信基于全双工传输模式，主设备和
斜杠cj·2023-07-15 10:56

自定义seg_decoder组件并创建Nios系统（二）

3.搭建NiosⅡ系统3.1添加组件系统会自动添加一个clk的clocksource组件作为时钟组件，可直接使用该组件作为系统时钟添加NiosⅡ处理器，将NiosProcessor组件设置框中NiosCore
STATEABC·2023-07-14 23:52

测试4线SPI tb代码

moduletb_qspi1(/*inputI_clk,inputI_rst_n,outputO_qspi_clk,//QPI总线串行时钟线outputO_qspi_cs,//QPI总线片选信号inoutIO_qspi_io0
燎原星火*·2023-07-14 22:55

[RISC-V]Milk-V开发板 i2c测试oled及波形输出

cv1800b_sophpi_duo_sd\u-boot\cvi_board_init.c//I2C3pin67PINMUX_CONFIG(SD1_CMD,IIC3_SCL);PINMUX_CONFIG(SD1_CLK
darcsdn·2023-07-14 22:30

Modelsim仿真问题解疑：初始时间段内逻辑不符

进行功能仿真时，会遇到如下情况，仿真结果在前面一段时间内的逻辑输出不符预期，后面的结果符合预期以实现一个D触发器的逻辑为例1.1设计代码功能简单，为一个异步清零的D触发器moduleFF_test(d,ce,clk
知识充实人生·2023-07-14 12:44

STM32L+BC20+MQTT协议传输温湿度，GPS数据到阿里云物联网平台

核心板从开发板上拆下来然后将物联卡放置在BC20核心板内物联卡放置完成将BC20核心板重新插入到开发板内（注意不要弄错方向）同时接入天线2.2连接ST-Link仿真器用3条杜邦线接入STM32L的DIO、GND、CLK
LCIOT·2023-07-14 00:05

（Onenet）STM32L+BC20+MQTT协议传输温湿度，ADC，电压，GPS数据到Onenet物联网平台

核心板从开发板上拆下来然后将物联卡放置在BC20核心板内物联卡放置完成将BC20核心板重新插入到开发板内（注意不要弄错方向）同时接入天线2.2连接ST-Link仿真器用3条杜邦线接入STM32L的DIO、GND、CLK
LCIOT·2023-07-14 00:26

编写一个有32个32位寄存器的寄存器堆

使用verilogHDL进行编写moduleregfile(rna,rnb,d,wn,we,clk,clrn,qa,qb);input[4:0]rna,rnb,wn;input[31:0]d;inputwe
TZ燊·2023-07-13 19:02

RAM设计

设计学习笔记序列检测1.RAM设计RAM设计问题描述设计实现一个512*8的双端口RAMRAM宽度8bit，RAM深度512，ADDR位宽：2^9=512Verilog代码moduleram_dual(clk_r
GloriaHuo·2023-07-13 19:50

FPGA_学习_09_PWM呼吸灯

1时序{signal:[{name:'clk',wave:'p...............................'},{},{name:'rst_n',wave:'01...........
江湖上都叫我秋博·2023-06-24 00:04

adc0832工作原理详解_模数转换芯片adc0832的使用方法 - 全文

CLK芯片时钟输入。Vcc/REF电源输入及参考电压输入(复用)2、单片机对ADC0832的控制原理正常情况下AD
weixin_39913141·2023-06-23 21:43

【verilog基础】用状态机解决交通灯问题

文章目录一、题目描述：用状态机设计两路交通灯，红灯持续30个clk，绿灯25个clk，黄灯5个clk思路：计数器加状态机二、题目描述：用状态机设计一路交通灯，时钟为1MHz，红灯持续30s，绿灯60s，
ReRrain·2023-06-23 04:26

STM32-SPI基础

在之前的笔记中我们已经介绍了SPI通信方式了，详见以下链接：http://t.csdn.cn/zc3P9首先我们先介绍一些SPI相关的HAL库函数：1、__HAL_RCC_SSPIx_CLK_ENABLE
Mr_rustylake·2023-06-22 06:11

Ultrascale selectio 仿真之 ISERDESE3和OSERDESE3

1ISERDESE3ISERDESE3端口如下：PortI/OTypeDescriptionCLKInputClockHigh-speedclockinput.ClockSerialinputdatastream.CLK_BInputClockInvertedversionofCLKwhenIS_CLK_INVERTED
扣脑壳的FPGAer·2023-06-21 22:21

Ultrascale selectio 仿真之 IDDRE1和ODDRE1

LVDS通信接口，从xilinx官方selectio资源入手，选择关键原语进行学习和功能仿真验证1IDDRE1功能仿真调用Xilinx代码模板进行简单的功能仿真：OPPOSITE_EDGEDDR采样，i_clk
扣脑壳的FPGAer·2023-06-21 22:51

Modelsim仿真Xilinx工程时IP核不生效

Vivado自带的工具在进行仿真时，有些低级错误无法给出有效提示，最简单的例如：always@（posedgei_clk）beginif(i_rst)
扣脑壳的FPGAer·2023-06-21 22:19

STM32学习----基本定时器应用

基本定时器的结构组成从图中可以看出基本定时器就这么些内容1、时钟源(CLK)2、预分频寄存器(PSC)3、自动重装载寄存器（ARR）4、计数器寄存器(CNT)需要理解几个概念，什么是时钟源？
资深流水灯工程师·2023-06-21 08:51

07、基于ADC0808/ADC0809的多通道电压采集程序设计

defineuintunsignedint#defineucharunsignedchar#defineulongunsignedlong/*74HC595所有引脚定义*/sbitHC595_DAT=P2^0;sbitHC595_CLK
Bao@Ting·2023-06-21 01:34

DC LAB7 & DC综合约束文件编写

constraints(在DCLAB4的基础上进行修改)1.1CLOCKDEFINITION#A333Mhzclockisa3.0nsperiod:#create_clock-period3.0-namemy_clk-waveform
晨曦backend·2023-06-20 16:45

AT32F437制作Bootloader然后实现Http OTA升级

打开drv_clk.c文件的调试功能看下系统时钟频率。项目使用的是AT32F437VMT7芯片，内部flash空间是4032K，用来做OTA升级完全够用，就没有使用外部FLASH，打开FAL分区功能。
love潇潇熊·2023-06-16 02:38
上一页 6 7 8 9 10 11 12 13 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他