Cadence

EDA软件_Cadence_OrCAD Capture DRC 警告分析

大多数DRCwarning甚至某些error可以忽略不计，不影响生成网表，但是要想成为一名成熟的电子工程师，你可以忽略某些错误，但是必须懂得为什么会产生这些错误，如何消除掉这些错误，这样才能控制这些错误的作用范围，不致影响系统整体的设计。WARNING(ORCAP-1829):PossiblepintypeconflictU8,DQ9/DQU1BidirectionalConnectedtoPow
黑崎江·2017-07-19 10:21

[原创]Cadence Allegro小技巧之解决Out of date shapes问题

Allegro报错“Dynamicshapesareoutofdate;pleaseupdatethem.CheckforoutofdateshapesinSetupDrawingOptionsdialog.”，出现这个情况是因为重新铺铜之前没删干净原来的铜皮或者是一块铜完全被包含在另一块铜里造成的。那块小的铜会被挤得消失了，但是boudary还在。具体解决办法参考：老吴的博客解决办法http:/
huanzx·2017-06-15 18:00

Allegro PCB简单操作（一）

设置不正确将导致加载器件失败File-Import-Logic导入网表若用Capture软件生成的选择DesignentryCIS勾选Createuser-definedproperties单击ImportCadence
繁华渲染悲凉·2017-06-12 22:20

如何安装Cadence16.6

Cadence16.6软件的安装步骤注意源文件位置和安装位置名称中不能包含中文字破解说明具体的步骤：1）安装licensemanager找到setup，双击打开点击LicenseManager点击next
aa13538098347·2017-06-01 09:11

利用ultra librarian reader 或 LP Wizard等自动生成封装工具 生成 cadence 封装 没有引脚pins解决办法

在利用ultralibrarianreader生成cadence封装的时候，估计大家总会发现封装会有引脚缺失。
饱暖思学问·2017-05-23 22:35

ex9000破解版.rar

ArcGIS.Desktop.v9.2\              2500ASAP.v8.0-ISO--光学软件\AutodeskMapguidev6.5-Cd1\BRAIN.VOYAGER.QX.V1.2.6-NiTROUS\Cadence.IC.Design.v5.0
sdmmrj·2017-04-17 09:00

Cadence Allegro16.6完整安装包+和谐文件 下载

CadenceOrCadAllegroSPB16.6完整版+和谐文件链接：https://pan.baidu.com/s/1jJeB37K密码：tfaoAllegro软件实操100问PCB实战入门视频链接
ZhaoFa_JLU·2017-04-11 16:55

Cadence Allegro学习之层叠设置+约束规则管理器+线宽规则设置+线距规则设置

1层叠设置：（1）点击（2）右键添加相关层（修改材料）（3）电源层改为负片层（4）层与层之间的介质（5）介质的厚度（6）6层板层叠设置2约束规则管理器（1）点击（2）电气规则--设置等长等（3）物理规则--常用--设置线宽等（4）线距规则-常用（5）相同网络线距规则：（6）属性--焊盘属性，器件属性（7）DRC（8）DRC开关3线宽规则设置（1）默认（2）neck模式（3）差分设置（4）默认就可以
【星星之火】·2017-03-23 09:12

Cadence SPB 17.0安装破解图文详细教程(附下载)

CadenceSPBOrCADAllegro17.0是一款高级的EDA设计软件，小编推荐的本软件涵盖了几乎所有的电子设计流程，功能强大，简单方便，小编在这里详细的讲解CadenceAllegro17.0
佚名·2017-03-16 09:19

EDA软件_Cadence_Allegro 16.6更改字体大小

使用Allegro进行PCB设计时，有时需要更改丝印的大小及粗细，进行这些操作的具体方法如下。更改字体的大小菜单栏选择Edit-->Change，右侧弹出Options选项，选择Class:Newsubclass=RefDes:Silkscreen_Top，设置Textblock，后面的数字代表字号的大小，如下图。在Find选项中单选Text项，方便丝印选择。设置好之后，在绘图区点选丝印可单独修改
黑崎江·2017-03-15 15:18

zynq-7000系列基于zynq-zed的RGMII以太网控制器稳定性的问题

zynq-7000系列基于zynq-zed的RGMII以太网控制器稳定性的问题作者：卢浩时间：2017.3.8转载请注明出处zynq7000的以太网控制器是买的cadence公司的ip，目前存在一些问题
仙神·2017-03-08 09:02

Cadence Allegro PCB绘制：布线后的操作教程

0前言PCB绘制过程中布线无疑是一个大头，当结束了漫长的布线阶段后，还需要为你的元器件添加上美观的丝印，结束了这些工作还有最后几步需要注意，本次就来总结一下PCB后期的处理工作和检查工作。1检查器件是否全部放置一个简便的方法，就是选择菜单Display->Status,查看Unplacedsymbols数量是否为0。当然你也可以到QuickReports（QR)中选择UnplacedCompone
RhythmWANG·2017-03-07 10:00

cadence中的焊盘和flash symbol

Soldermask_TOPSoldermask_BOTTOM是指阻焊层我们常说的绿油层（不过阻焊层的颜色，不只是绿色的，还有红色、蓝色、黑色和白色的等等），是电路板的非布线层，用于制成丝网漏印板，将不需要焊接的地方涂上阻焊剂。由于焊接电路板时焊锡在高温下的流动性，所以必须在不需要焊接的地方涂一层阻焊物质，防止焊锡流动、溢出引起短路。在阻焊层上预留的焊盘大小，要比实际焊盘大一些，其差值一般为10～
DreamingCatcher·2017-02-28 09:16

allegro 贴片与过孔焊盘制作流程

打开程序->CadenceSPB16.2->PCBEditerutilities->PadDesigner，弹出焊盘制作的界面，如图1.1所示。
DreamingCatcher·2017-02-27 23:07

使用Ultra Librarian生成Cadence Allegro的PCB封装库和OrCAD Capture CIS的原理图库

一、生成CadenceAllegro的PCB封装库1.1从网上下载元器件的bxl文件（一般TI官网上比较齐全）1.2打开UltraLibrarian软件，LoadData打开bxl文件，根据CadenceAllegro
wiwa·2017-02-21 10:29

EDA软件_Cadence_OrCAD Capture常用快捷键

应用环境快捷键说明CISExploreCtrl+Tab切换到原理图页面而不关闭CISExploreCISExploreCtrl+Shift+Tab切换到原理图页面而不关闭CISExplore原理图页面编辑CTRL+A全选所有原理图页面编辑B放置总线BUS原理图页面编辑E放置总线BUS的分支Entry原理图页面编辑F放置电源符号原理图页面编辑G放置GND符号原理图页面编辑J放置连接点原理图页面编辑N
黑崎江·2017-02-20 11:08

OpenLava——EDA的最佳支撑平台

以cadence、synopsys、华大九天等为代表的EDA设计工具提供商，借助计算平台向设
容器技术爱好者·2017-02-16 15:53

SI分析：电路常用端接方法

本文讨论时所使用ADS以及cadence公司的sigxplorer进行仿真。
写程序的小火箭·2017-02-14 21:34

cadence16.6为例说明已经破解后安装HOTFIX的方法

以16.6为例说明已经破解后安装HOTFIX的方法不少人遇到破解之后安装HOTFIX不能使用、报错的问题，那是因为没有使用正确的安装方法。此方法只适合使用pubkey破解的16.3、16.5和16.6用户。为何使用pubkey破解后的程序打上hotfix补丁再次破解会没法使用，原因不再详述。基本思路：由于升级包是基于基础版（16.6）制作而成的，是历次升级补丁的合成体；升级包在安装的时候不进行原来
wiwa·2017-02-14 17:13

EDA软件_Cadence_Allegro 16.6添加封装库路径（导入网表时需要）

按照《Cadence高速电路板设计与仿真》（第5版）9.2节的输入网络表操作，无法正确导入网络表，原因是封装库路径没有设置，具体的设置方法如下。
黑崎江·2017-02-14 14:08

Cadence Capture CIS / OrCAD Capture 原理图中显示封装“Show Footprint”的问题

关于在capture里面显示封装，操作为原理图右键一个原理图器件符号，点击“ShowFootprint”，如下：图1如果路径不对，则会提示：error(orcap-1733):allegrofootprintwasnotfoundxxxinthesearchpath.xxx代表封装名，意思是在指定路径下查找不到相应的封装信息。网上有很多帖子关于如何解决这个问题，即是在Capture.int文件中加
忘武·2016-12-15 17:08

scheme递归和迭代的效率测试

测试环境PetiteChezSchemeVersion8.4Copyright(c)1985-2011CadenceResearchSystems递归版本(definefib-0(lambda(x)(cond
ad4min·2016-10-21 17:52

cadence 元器件引脚名称 隐藏与显示

1、在元器件上右键->EditPart，结果发现PinVisible属性是灰色的，无法修改2、点菜单栏，在Options->PartProperties里面修改元器件引脚的显示和隐藏就可以了
coding梦想_起点·2016-09-23 16:44

Cadence 16.5埋阻埋容PCB设计

Cadence16.5埋阻埋容PCB设计------樊渝江这是我写的第一次Cadence笔记，写的不是很好希望大家纠正。
fanyujiang2004·2016-09-20 13:25

Cadence教程2——反相器原理图仿真以及版图绘制

这一篇主要讲如何用cadence仿真一个简单的反相器，并画出版图的全部流程。工艺使用ncsu-free-cdk。英文原文在此。
maxwell2ic·2016-08-16 12:07

Cadence教程3——与非电路原理图仿真以及版图绘制

本篇接着上一篇，讲一个与非电路的设计、仿真、版图绘制过程。英文原文在这里。原理图我们可以直接从上一个项目中复制过来，减少一些工作量。注意一定要勾选updateinstances根据下图搭建好电路，checkandsave，这时候会有一个错误，这是因为我们是直接复制了之前反相器的项目，在symbol中的端口与这个与非电路端口未对应，我们之用去librarymanager中把之前那个symbol删除掉
maxwell2ic·2016-08-13 15:15

Cadence教程2——反相器原理图仿真以及版图绘制

这一篇主要讲如何用cadence仿真一个简单的反相器，并画出版图的全部流程。工艺使用ncsu-free-cdk。英文原文在此。
maxwell2ic·2016-08-11 13:57

用CentOS 7安装cadence搭建适合IC Design的科研环境（四）——IC617、MMSIM151、calibre2015安装过程step by step

mkdir-p/opt/cadence/installscapemkdir-p/opt/mentor/Calibre2015其中-p参数是直接建立父目录。
maxwell2ic·2016-08-09 15:55

用CentOS 7安装cadence搭建适合IC Design的科研环境（三）——准备安装镜像

拜谢eetop论坛大神提供的方法，我们可以直接从cadence官网下载最新的安装包，原文在这里。本文的工作主要是搬运一些信息，同时补充上一些我在安装过程中遇到的问题，以及解决方法。
maxwell2ic·2016-08-09 15:02

用CentOS 7安装cadence搭建适合IC Design的科研环境（二）——操作系统的相关配置

上一篇专题中已经说过安装cadence用ubuntu、RHEL、CentOS等发行版本都可以，但cadence官方定点维护RHEL，所以操作系统环境推荐使用RHEL或者CentOS.前提条件1.电脑能连上网络
maxwell2ic·2016-08-09 15:11

DDR Layout Guide-DDR布线规则与过程

PCB设计软件以CadenceAllgro16.3为例。第一步，确定拓补结构（仅在多片DDR芯片时有用）首先要确定D
cpf099·2016-07-26 19:31

用centOS 7安装cadence搭建适合IC Design的科研环境（一）——相关知识准备

另外为了获得安装过程的屏幕截图，又重装一次cadence相关组件。以下是博客正文，因为内容较多，我会分成一个专题系列进行叙述。明确安装目
maxwell2ic·2016-07-22 09:27

cadence中的焊盘和flash symbol

转自http://blog.csdn.net/gtkknd/article/details/49102253Soldermask_TOPSoldermask_BOTTOM是指阻焊层我们常说的绿油层（不过阻焊层的颜色，不只是绿色的，还有红色、蓝色、黑色和白色的等等），是电路板的非布线层，用于制成丝网漏印板，将不需要焊接的地方涂上阻焊剂。由于焊接电路板时焊锡在高温下的流动性，所以必须在不需要焊接的地方
dke2008·2016-07-12 09:51

Cadence基础知识8(3W原则的实质以及20H原则最强整理)

需求说明：Cadence基本知识内容   ：第一部分PCB设计之3W原则         第二部分 PCB设计之3W原则与20H原则图示         第三部分 3W原则的实质详解来自   ：时间的诗第一部分
Times_poem·2016-07-06 16:00

Cadence基础知识7(差分对：你真正需要了解的内容 )

需求说明：Cadence基本知识内容   ：模拟基础差分对理解来自   ：时间的诗原文：http://www.elecfans.com/tongxin/119/20150902382481.html对于速度的渴求始终在增长
Times_poem·2016-07-06 14:00

Cadence基础知识6(cadence的allegro有5种类型的封装Mechanical Symbol及焊盘分类 )

需求说明：Cadence基本知识内容   ：PCB封装及焊盘类型来自   ：时间的诗原文：http://www.linelayout.com/bbs/html/2013514/11984.htmcadence
Times_poem·2016-07-05 12:00

Cadence基础知识5(allegro中如何添加安装孔（注：在PCB图纸中添加） )

需求说明：Cadence基本知识内容   ：PCB图纸同添加安装孔来自   ：时间的诗原文：http://www.cnblogs.com/zhangshitong/p/3894471.htmlallegro
Times_poem·2016-07-05 11:00

Cadence基础知识4(焊盘制作比较重要的3点以及热风焊盘的作用和制作 )

需求说明：Cadence基本知识内容：第一部分焊盘制作要点第二部分热风焊盘来自：时间的诗第一部分焊盘制作要点原文：http://blog.chinaunix.net/uid-24343357-id-3259631
Times_poem·2016-07-05 10:23

Cadence基础知识4(焊盘制作比较重要的3点以及热风焊盘的作用和制作 )

需求说明：Cadence基本知识内容   ：第一部分 焊盘制作要点         第二部分 热风焊盘来自   ：时间的诗第一部分 焊盘制作要点原文：http://blog.chinaunix.net/
Times_poem·2016-07-05 10:00

Cadence基础知识3(Allegro常规封装绘制 )

需求说明：Cadence基本知识内容   ：环境搭建、原理图库制作、原理图绘制、快捷键来自   ：时间的诗原文：http://blog.sina.com.cn/s/blog_a43aa2740101m6kl.html
Times_poem·2016-07-04 15:00

Cadence基础知识2(环境搭建、原理图库制作、原理图绘制、快捷键)

需求说明：Cadence基本知识内容   ：环境搭建、原理图库制作、原理图绘制、快捷键来自   ：时间的诗1初始化环境a打开OrCADCaptureCIS软件b选择OrCAD_Capture_CIS_optionwithCapturec
Times_poem·2016-07-02 15:00

Cadence基础知识1(CADENCE从原理图到PCB步骤 )

需求说明：Cadence基本知识内容   ：从原理图到PCB具体步骤来自   ：时间的诗来自：http://blog.163.com/tracy_zhangblog/blog/static/1938540202011117103433500
Times_poem·2016-07-02 09:00

Cadence基础知识0(Cadence OrCAD和Allegro SPB区别)

需求说明：Candence基本知识内容   ：第一部分Cadence软件说明         第二部分  CadenceSPB16.0软件功能模块及文件格式简介来自   ：时间的诗第一部分Candence
Times_poem·2016-06-29 14:00

[转]两种Sigma-Delta ADC SNR仿真方法

其中由cadence导出数据的CIW窗口命令为：ocPrint(?output"输出目录/输出文件名"v("/保存的电路节点"?resultsDir"cadence仿真数据目录/psf"?
HelloSUN·2016-06-11 16:00

Allegro

PCBlayout软件CadenceAllegroCadenceorcadMentorpads2005.pads2007MentorEXP,WG,ENPowerpcbAltiumDesignerprotle98,99,99secadence
ni_nia·2016-05-02 23:36

Cadence中Quickview中没有预览

情况：     原因说明： PCB的封装没有加载进去解决办法：     1.我首先先自己画好了封装，放在我的文件夹里面 2.进入这里       分别设置devpath padpath psmpath     3.确保这三个路径里面具体到每个封装地址 
sky_caicai·2016-04-07 10:00

EETOP中关于Gm仿真的一些帖子的总结

1、cadence画gm曲线电路里，要把漏的电源dc值设置成变量，比如叫vds，计算器，info标签，点op，然后点管子，在op窗口点list，选gm，然后把这个公式弄到ADE的outputs那里；ADE
HelloSUN·2016-03-20 20:00

[置顶] 【置顶声明】关于博客和博主

首先，很高兴大家能访问我在CSDN的博客，我是电子信息专业出身，常用到的专业知识涉及到模数电、高频、PCB设计（AD、cadence、pads）、八位或十六位单片机、STM32、imx28x及其他ARM
wangzhjj·2016-03-18 11:00

Cadence Virtuoso IC6.1.6 ISR8 Linux 6DVD

CadenceVirtuosoIC6.1.6ISR8Linux 6DVD\CFdesignv2011Build20110315中文版\CONCEPTS_NREC_SUITE_8.4.9.08cd\DHIMIKEUrban2014SP3
qq1140988741·2016-03-16 10:00

在cadence中添加pspice（How to add p-spice lib in cadence）

Howtoaddp-spicelibincadence.1.      
hjl240·2016-03-11 10:00
上一页 14 15 16 17 18 19 20 21 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他