DDR

高通简单的启动流程说明

其实这个过程就是PBL,此处也是启动的开始，假如此处枚举不出来启动，也就是我们常说的救机其实也就是从此处进行强制加载的（9008），完了后PBL因为有EMMC的驱动，会加载EMMC中的SBL镜像,初始化DDR
hanxp001·2023-06-14 05:49

led汇编点灯

1.汇编LED原理为什么使用Cortex-A汇编使用汇编初始化soc外设使用汇编初始化DDR，I.MX不需要，因为它内部的96kROM中存放了自己编写的启动代码，这些代码可以读取DDR配置信息设置sp指针
卖耀西的坏比·2023-06-14 04:07

DDR3和DDR4内存有什么区别？

目前主流的内存还是DDR4与DDR3。DDR3内存自从2007年诞生到现在已经走过了15个年
fzy18757569631·2023-06-14 02:36

Linux重要的同步命令_sync

缓冲区位于易失性存储介质中，例如DDR（内存）、SRAM等，这种介质中的数据在掉电时会丢失。永久性存储，也成为了非易失性存储，是指硬盘、磁盘等介质，掉电之后数据不会丢失。
中年神行太保·2023-06-13 12:31

智能监控和汽车领域中的网络边缘嵌入式视觉最佳选择——低功耗ECP5 FPGA LFE5U-25F-8BG256I 莱迪思深力科

是一款高性能的可编程逻辑器件，具有高性能、灵活性和可编程性的FPGA芯片，适用于多个领域的高性能应用，采用CABGA256封装.具有多种特性，包括高性能的DSP架构、高速SERDES（串行器/解串器）通道、高速存储器接口、DDR3
Hailey深力科·2023-06-13 06:53

记录我的NUC黑苹果之路

记录我的NUC黑苹果之路一、我的配置NUC型号：NUC8i5BEH内存：金士顿DDR42666MHz16GB✖️1（单通道）硬盘：西数蓝盘500GBSATASSD网卡：黑苹果免驱BCM94360CS2注释
Kirito_23a6·2023-06-13 03:04

精粤JGINYUE B760M-VDH i5-13600k电脑 Hackintosh 黑苹果efi引导文件

硬件配置硬件型号驱动情况主板JGINYUEB760M-VDH（LPCController/eSPIControllerB760芯片组）处理器Intel(R)Core(TM)i5-13600k已驱动内存16GB(金百达DDR43200MHz8GBx2
黑果魏叔·2023-06-12 20:30

C语言基础与总结（5）指针

**外存**外存又叫外部存储器，长期存放数据，掉电不丢失数据常见的外存设备：硬盘、flash、rom、u盘、光盘、磁带**内存**内存又叫内部存储器，暂时存放数据，掉电数据丢失常见的内存设备：ram、DDR
darin_wang·2023-06-12 13:44

make xxx_deconfig过程

armCROSS_COMPILE=arm-linux-gnueabihf-distclean3makeARCH=armCROSS_COMPILE=arm-linux-gnueabihf-mx6ull_14x14_ddr512
Caramel_biscuit·2023-06-12 13:29

2020年IDA插件大赛：DynDataResolver夺冠

与grapefiXplorer01DynDataResolver项目地址：https://github.com/Cisco-Talos/DynDataResolverDynDataResolver简称DDR
riusksk·2023-06-12 00:15

ARM学习（22）断点认识以及调试

前者程序如果在RAM（SRAM、DDR）上，则调试器可以直接在断点地址处插入断点指令，例如BKPT（ARM）、HLT指令（x86），程序则可暂停，后续可以单步运行等操作。
张一西·2023-06-11 22:40

联想昭阳K22-80-IFI电脑 Hackintosh 黑苹果efi引导文件

（下载请直接百度黑果魏叔）硬件配置硬件型号驱动情况主板AcerAspireV3-572G处理器Intel酷睿i56200U已驱动内存4GB（4GB×1）DDR3L（低电压版）1600MHz>已驱动硬盘NVIDIAGeForce820M
黑果魏叔·2023-06-11 22:49

华硕 PRIME Z590-P i7-11700K 电脑 Hackintosh 黑苹果efi引导文件

硬件配置硬件型号驱动情况主板华硕PRIMEZ590-P（LPCControllerZ590芯片组）处理器[email protected]八核已驱动内存48GB(海盗船DDR43200MHz16GBx3
黑果魏叔·2023-06-11 22:49

Lenovo Yoga-710-14IKB电脑 Hackintosh 黑苹果efi引导文件

下载请直接百度黑果魏叔）硬件配置硬件型号驱动情况主板LenovoYoga710(14")-14IKB(withoutdGPU)处理器Inteli5-7200U(4)@2.50GHz(IKBL)已驱动内存48GB(海盗船DDR43200MHz16GBx3
黑果魏叔·2023-06-11 22:17

低代码信创开发核心技术（一）：基于Vue.js的描述依赖渲染DDR实现模型驱动的组件

前言随着数字化转型的不断发展，低代码开发平台已成为企业快速建立自己的应用程序的首选方案。然而，实现这样一个平台需要具备高效、灵活和可定制化的能力。这正是基于描述依赖渲染（Descriptiondependencyrendering）所实现的。通过使用该技术，我们可以实现动态渲染组件，从而大大提高开发效率和灵活性。此外，组件的递归调用、扁平化的事件处理还能实现复杂的界面效果，让用户体验更加友好。本文
杨若瑜·2023-06-11 19:51

腾讯云服务器SA3实例AMD CPU性能详解

腾讯云AMD服务器SA3实例CPU采用2.55GHz主频的AMDEPYCTMMilan处理器，睿频3.5GHz，搭载最新一代八通道DDR4，内存计算性能稳定，默认网络优化，最高内网收发能力达1900万pps
gla2018·2023-06-11 18:33

荔枝派Zero(全志V3S)编译Uboot及配置

文章目录前言一、安装交叉编译器二、编译Uboot三、Uboot结构简介四、Uboot配置1、Uboot配置命令2、DDR配置3、LCD配置4、时钟频率配置5、开机延时设置6、SPL配置前言本文讲述了如何编译
p-明天，你好！·2023-06-11 13:37

深入浅出DDR系列（一）—— DDR原理

版权声明：本文为CSDN博主「奇小葩」的原创文章，遵循CC4.0BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.csdn.net/u012489236/article/details/107730731内存是我们平常嵌入式系统中接触的比较频繁的硬件之一，但是我们对这个器件的了解却知之甚少。主要的原因是作为嵌入式工程师的我们，这部分主要是配置参数，而这些参数都
d_b_·2023-06-11 08:18

在AVR单片机中关于数据方向寄存器（DDR）的注解与DDRA、DDRB、DDRC、DDRD的作用与使用

AVR单片机的学习中，经常会看到诸如如下的代码块：#includeintmain(){DDRC=0xFF//将单片机C口设置为输出}  那么我们可以看到，什么是C口，所谓的DDRC参数实际上应该理解成DDR-C
PaulYoung_Blog·2023-06-11 08:16

DDR协议解析

早期的DRAM芯片内部分为2个L-Bank，后来是4个，DDR3内存芯片为8个。在进行寻址时需要先确定是哪个L-Bank，然后再在这个选定的L-Bank中选择相应的行与列进行寻址。
fillthesky·2023-06-11 08:45

DDR基础知识点杂记

1、DDRSDRAM名称含义DDR是双边沿数据，S是同步即操作都有时钟来同步，D是动态存储表示需要定时刷新，掉电或不刷新存储信息会丢失，RA表示随机存取，表示读写操作延迟不随访问存储介质的物理位置的不同而不同
wqh_硬件菜鸟·2023-06-11 08:45

DDR存储器

DDRSDRAM:DoubleDateRateSynchronousDynamincRandomAcessMemory双倍数据速率，同步动态随机存储器；DDR1>存储原理2>DDR结构框图2.1>MT41K1G4
零号0·2023-06-11 08:44

AMBA总线协议-axi

1.outstanding,out-of-order,interleavingoutstanding：前一笔数据发送完之前就能发送别的地址的能力（针对ddr的bankinterleaving）out-of-order
+徐火火+·2023-06-11 05:51

Wavious DDR (WDDR) 物理接口 (PHY)硬件 systemVerilog实现

DDR（双数据速率）内存为我们提供了这种高速访问，但在面对更高的性能要求时，其能力仍显不足。为了解决这个问题，Wavious公司推出了一种更加高效的内存技术——WDDR（WaviousDDR）。
快撑死的鱼·2023-06-10 06:10

LC-3中断实验

一、实验目的学会分析和理解给定的编程问题；掌握中断驱动的基本原理；掌握键盘数据寄存器（KBDR)及键盘状态寄存器（KBSR）工作基本原理；掌握输出数据寄存器（DDR)及输出状态寄存器（DSR）工作基本原理
曹无悔·2023-06-10 02:26

DDR3（MIG核配置&官方demo&FPGA代码实现及仿真）

  由于直接对DDR3进行控制很复杂，因此一般使用MIGIP来实现，同时为了更简单地使用MIGIP，我们采用AXI4总线协议进行控制。
今朝无言·2023-06-09 12:13

腾讯云服务器SA3实例AMD处理器CPU网络带宽性能详解

腾讯云AMD服务器SA3实例CPU采用2.55GHz主频的AMDEPYCTMMilan处理器，睿频3.5GHz，搭载最新一代八通道DDR4，内存计算性能稳定，默认网络优化，最高内网收发能力达1900万pps
腮帮子疼·2023-06-09 02:34

【PXIE301-211】基于PXIE总线架构的16路并行LVDS采集、1路光纤数据处理平台

板载1组64位的DDR3SDRAM用作数据缓存。板卡具有1个FMC（HPC）接口，通过扣上FMC子卡，来实现各种接口。FMC子卡上具有16路LVDS数据采集和1路光纤收收发。FMC子卡通过
北京青翼科技·2023-06-09 01:51

FPGA实战开发-基于DDR的图像缓存（下）

每次缓存1024个像素，就往通过FDMA往DDR里面搬运数据。另外VS信号经过滤波采集后用于启动一次写状态机。同理对于图像的输出部分采用HDMI输出，用Vga
第二层皮-合肥·2023-06-09 01:04

FPGA实战开发-基于的ddr图像缓存设计（上）

文章目录概要整体架构流程技术名词解释技术细节小结概要提示：这里可以添加技术概要例如：本文主要基于DDR的图像缓存设计整体架构流程提示：这里可以添加技术整体架构先用图像产生模块产生一个1080P60Hz的测试图像
第二层皮-合肥·2023-06-09 01:34

FPGA开发-ddr测试

文章目录概要整体架构流程技术名词解释技术细节小结概要提示：这里可以添加技术概要例如：本文以米联科开发板为例，介绍ddr测试相关例程。
第二层皮-合肥·2023-06-09 01:04

龙芯2K1000实战开发-平台介绍

采用40nm工艺，片内集成2个GS264处理器核，主频1GHz，64位DDR3控制器，以及各种系统IO接口。整体架构龙芯2K1000的结构如图所示。
第二层皮-合肥·2023-06-09 01:03

龙芯2K1000实战开发-项目整体框架介绍

整体架构硬件采用龙芯CPU为核心，具体型号为2K1000，龙芯CPU外围挂载2GB大小的DDR3作为缓存、4GB的Nand_
第二层皮-合肥·2023-06-09 01:03

龙芯2K1000实战开发-内存调试

PMON环境下，关于内存部分的调试整体架构流程提示：这里可以添加技术整体架构内存调试基本上的PMON设计开发的第一步，本章节主要讲述内存调试的各个方面技术名词解释提示：这里可以添加技术名词解释AUTO_DDR_CONFIG
第二层皮-合肥·2023-06-09 01:52

基于复旦微 JFM7K325T 全国产FPGA的高速数据采集、图像处理方案

板卡具有1个FMC（HPC）接口，1路PCIex8主机接口，板载1组64位DDR3SDRAM大容量缓存、板卡支持1路1000BASE-T千兆以太网接口、板卡支持4路RS422接口，支持GPIO输入与输出
深圳信迈科技DSP+ARM+FPGA·2023-06-08 21:25

【PCIE702-1】基于Kintex UltraScale系列FPGA的高性能PCIe总线数据预处理载板

板卡具有1个FMC+（HPC）接口，1路PCIex8主机接口，板载2组独立的72位DDR4SDRAM大容量缓存。
北京青翼科技·2023-06-08 08:01

【裸机开发】镜像文件内部信息构成

由于当前使用的是裸板，没有OS，DDR的初始化、文件保存地址都尚未确定，所以我们生成二进制文件以后，是无法直接放到开发板上运行的。
仲夏夜之梦~·2023-06-08 03:19

PL读不到PS写入DDR的数据

背景平台：ZYNQ7020CPU0的设置默认，CPU1设置-DUSE_AMP=1（按已知的信息，CPU1会不使能L2Cache），PL以AXI接口访问DDR。
蒋楼丶·2023-06-07 19:18

MEMORY系列之“DDR设计规则”

1、SCH设计原则DDR原理图的设计目前比较成熟，由于其信号引脚固定，且有统一的规范（JESD79系列），而且像Micron、Samsung、SKHynix、Toshiba等厂家都有各自的technicalnote
子曰小玖·2023-06-07 00:35

几张图让你轻松理解DDR的串扰

但是如果让你评估像DDR这种并行信号的串扰，你说DQ0和DQ1的串扰-30db，DQ1和DQ2的串扰-25db，DQ2和DQ3的串扰……你慢慢数，我先走了。
一博科技·2023-06-07 00:02

DDR 内存与 PCB 设计挑战

双倍数据速率（DDR）内存已成为主要选择，它具有低时延，大存储容量和低功耗。内存简介存储器是电子产品中的数据存储设备，主要用来存储数据处理过程中的数据。
weixin_42238387·2023-06-07 00:00

DDR / SDRAM Layout Guide

SDRAM,DDR,DDR2,DDR3是RAM技术发展的不同阶段,对于嵌入式系统来说,SDRAM常用在低端,对速率要求不高的场合,而在DDR/DDR2/DDR3中，目前基本上已经以DDR2为主导，相信不久
weixin_30726161·2023-06-07 00:28

DDR模块的PCB设计---一牛网

DDR模块的PCB设计1、定义DDR:DoubleDataRate双倍速率同步动态随机存储器2、阻抗控制要求单端走线控制50欧姆，差分走线控制100欧姆3、DDR布局要求通常，根据器件的摆放方式不同而选择相应的拓扑结构
szx940213·2023-06-07 00:26

DDR4 硬件设计Note

1DDR4概述DDR4全称，DDR4-DRAM，与其他DDR系列DRAM一样，是当前电子系统架构中使用最为广泛的的RAM存储器。
码字码字码上天·2023-06-06 23:21

DDR跑不到速率，调整下PCB叠层就搞掂了？

高速先生成员--姜杰关于DDR的案例，高速先生已经分享过很多期的文章了，有通过修改主控芯片的驱动解决问题的，有通过修改PCB走线的拓扑来解决问题的，也有通过调节端接电阻来解决问题的，相对于下面即将登场的解决方法而言
edadoc2013·2023-06-06 23:41

解析DDR设计中容性负载补偿的作用

高速先生成员--孙小兵我们先来了解一下容性负载和感性负载对链路阻抗的影响。仿真链路模型如下图所示。链路中有三段50Ω的理想传输线，第一段和第二段之间增加一个电容模拟容性负载，第二段和第三段之间增加一个电感模拟感性负载，链路末端是一个1KΩ的电阻相当于开路。利用TDR仿真工具看整个链路的阻抗情况。这里先简单介绍一下阻抗曲线结果如何看。坐标横轴表示时间，对应传输线从一端看过去不同传输时刻的位置点，坐标
edadoc2013·2023-06-06 23:11

DDR介绍及设计要求详解1

DDR介绍及设计要求详解DDR类别和参数介绍DDR采用TSSOP封装技术，而DDR2和DDR3内存均采用FBGA封装技术。
老梁技术·2023-06-06 23:05

DDR跑不到速率后续来了，相邻层串扰深度分析！

高速先生成员：黄刚就在刚刚，雷豹把他对叠层的调整方式和改善后的仿真结果给师傅Chris看完后，Chris给雷豹点了个大大的赞，因为优化的方式其实不需要大改DDR的走线，只需要把相邻层的信号最大限度的拉开
edadoc2013·2023-06-06 23:27

DRAM的一些电压参数VDD VDDQ VPP剖析

VPP：DDR4中VPP电压的作用是为字位线提供电压，需要外供，DDR4SDRAM不用内建电荷泵Chargepump，为了省功耗；DDR3本身也需要的，在DDR3SDRAM内部有电压泵，不需要外供。
内存故障检测定位隔离·2023-04-21 21:00

DRAM DDR4&DDR5 UDIMM&RDIMM的内存测试固件开发的经验总结

1、为了达到对内存地址的100%的检测，最好是将内存检测程序嵌入到UEFIBIOS的PEI阶段中；2、如果无法定制BIOS,退而求其次，内存测试程序不要运行在OS上，因为OS本身就要占用很大一部分内存地址空间；3、为了尽可能的最大范围的对内存进行测试，建议内存测试程序运行在UEFI的DXE的最后阶段，即BDS阶段；4、这样我们生成的MemTest.efi内存测试程序就可以通过U盘、PCIE板卡、S
内存故障检测定位隔离·2023-04-21 21:29
上一页 10 11 12 13 14 15 16 17 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他