DDR2 第4页

IRQL_NOT_LESS_OR_EQUAL的问题最终算攻克了

内存是ddr2的。我也顺带补习了一下许久不碰的硬件知识。ddr2和ddr3是不兼容的。可是usb3.0却和usb2.0是兼容的。话题回来，我就准备买一条2g的ddr2的内存。淘宝看看，蛮廉价的。

aofan9566·2020-07-04 11:52

XILINX 的 MIG IP（非AXI4）接口时序以及控制

二、用户FPGA逻辑接口上图所示的用户FPGA逻辑模块可以连接到外部DDR2或DDR3SDRAM的任何FPGA设计。用户FPGA逻辑通过用户界面连接到内存控制器。

战斗机上的飞行员·2020-07-04 10:03

内存（DDR/DDR2/DDR3/DDR4）的速度等级和时钟频率———个人笔记

以下全部图片均来自镁光（Micron）公司产品的数据手册。DDR：以MT48LCxx型号的DDR内存芯片为例，数据手册中给出如图1所示的一个表格。从表格中可以看出它的主频（ClockFrequency）。图1不同速度等级的DDR主频它的主频与传输数据的频率相同。我们可以从时序图中观察出来。随便在数据手册中截过来一个有数据传输的时序图，如图2所示。图2输出数据Dout与CLK的对比Dout(输出的数

不会焊电路·2020-07-04 09:47

基于Spartan-6的DDR3 IP核应用

一、MCB模块介绍大多数的Spartan-6器件（除了-3N速度等级的）包含有专用的存储器控制器模块（简称MCB），每个模块可以控制单芯片的DRAM（包括DDR、DDR2、DDR3或者LPDDR），支持

布衣不牢·2020-07-04 04:47

FPGA基础入门【11】开发板USB-UART串口通信配置

上一篇教程介绍了NEXYS4开发板中DDR2的使用方式，这一篇介绍不可或缺的网络接口RJ45在FPGA开发板中的使用FPGA基础入门【11】开发板USB-UART串口通信配置开发板串口芯片逻辑设计源代码模拟仿真

起魔·2020-07-02 15:03

基于FPGA视频图像处理系统设计

摘要本报告给出一个基于FPGA+两片DDR2组成的核心板、带有4路视频输入和VGA接口的开发板进行的视频图像采集和处理系统的设计。

huangchijun11·2020-07-02 03:41

大家来找茬之任性的DDR2设计（下）

一般我们的DDR2信号的T型结构需要主干线比较长，分支比较短，最好在500mil以内，这是看到的第一个问题，该设计分支和主干线路长度差

weixin_30502157·2020-07-01 05:28

FPGA基础入门【10】开发板Ethernet PHY局域网配置

Listitem上一篇教程介绍了NEXYS4开发板中DDR2的使用方式，这一篇介绍不可或缺的网络接口RJ45在FPGA开发板中的使用FPGA基础入门【10】开发板EthernetPHY局域网配置板载局域网芯片网络层级模型芯片简介引脚定义数据通路芯片复位控制寄存器收发时序逻辑设计状态机设计顶层代码设计模拟仿真

起魔·2020-07-01 03:52

从DDR到DDR4，内存核心频率其实基本上就没太大的进步

从2001年DDR内存面世以来发展到2019年的今天，已经走过了DDR、DDR2、DDR3、DDR4四个大的规格时代了（DDR5现在也出来了）。

zhangyanfei01·2020-06-30 14:31

浅析美光DDR2 SDRAM芯片编号

我们来看看下面这张图：美光DDR2内存芯片的外观在美光DDR2内存芯片上有两行主要的编码，第一行是生产日期与产地编码，第二行则是FBGA封装编号。

yoyof3·2020-06-30 09:08

DDR中的一些知识点说明（ODT,ZQ校准,OCT,TDQS）

ODT（On-DieTermination，片内终结）ODT也是DDR2相对于DDR1的关键技术突破，所谓的终结（端接），就是让信号被电路的终端吸收掉，而不会在电路上形成反射，造成对后面信号的影响。

xjw1874·2020-06-30 02:45

DDR3内存技术原理

随着AMDAM2平台CPU的上市，目前两大处理器巨头均提供了对DDR2内存的支持。不过，DDR2远不是内存技术发展的终点，CPU和内存厂商已经在着手进行DDR3内存的相应准备。

luerlyhs·2020-06-29 20:20

GEM5中使用DRAMSim2

GEM5中使用DRAMSim2DRAMSim2DRAMSim2是一个较为精确的DDR2/3内存模拟器，因为其仿真效果相当不错，因此在学术界接受度较高[1]。

会打代码的扫地王大爷·2020-06-29 19:19

DDR2 DDR3 DDR4 默认参数（时序、电压、频率）整理和超频经验分享

目录概述DDR2参数DDR3参数DDR4参数内存手动超频经验概述正是在Core2和DDR2内存的时代，笔者拥有了第一台自己的台式机。

跟风和天空对话·2020-06-29 09:49

linux学习笔记（一）

CPU架构：精简指令集合复杂指令集（CPU其实内部已经含有一些微指令）认识计算机了内存:RAM(randomaccessmemory):随机存储器ROM(readonlymemory):只读存储器DDR,DDR2

渔于鱼·2020-06-29 00:23

S5PV210的内存分配研究分析

S5PV210内存一般会使用SDRAM和DDR2（DDRSDRAM），SDRAM的uboot启动网络已经有很多资料的，对于DDR2还有有很多疑惑，如果有错误的地方，请大家一定指出，醍醐灌顶，不胜感激。

weixin_30888707·2020-06-28 02:44

DDR II中的延时参数

我们以MICRON1GbDDR2SDRAM为例，CL一般为3，4，5，6或者7个时钟，不同速度等级的DDR2支持的CL是不同的，如下图，速度等级为-187E的CL支持从3到7，而速度等级为-

weixin_30691871·2020-06-27 23:20

Altera DDR2控制器学习笔记

AlteraDDR2控制器使用IP的方式实现，一般很少自己写控制器代码。ddr22ddr22_inst(.aux_full_rate_clk(mem_aux_full_rate_clk),.aux_half_rate_clk(mem_aux_half_rate_clk),.global_reset_n(global_reset_n),.local_address(mem_local_addr),.

weixin_30412167·2020-06-27 19:44

DDR中的一些知识点说明（ODT,ZQ校准，OCT,TDQS）

ODT（On-DieTermination，片内终结）ODT也是DDR2相对于DDR1的关键技术突破，所谓的终结（端接），就是让信号被电路的终端吸收掉，而不会在电路上形成反射，造成对后面信号的影响。

weixin_30399055·2020-06-27 19:44

C/C++学习笔记——C基础：指针

内存：内部存贮器，暂存程序/数据——掉电丢失SRAM、DRAM、DDR、DDR2、DDR3。

唯恋殊雨·2020-06-26 19:41

FPGA设计——CMOS摄像与HDMI显示(MIPI版)

2.硬件系统框图CMOS采用300万像素的摄像头芯片，FPGA采用ALTERA公司的CYCLONEIV，FLASH采用EPCS64，DDR2采用Hynix公司的1G

明、凌云·2020-06-25 15:56

基于Qsys的DDR2内存驱动

目录基于Qsys的DDR2内存驱动1、建立Qsys系统1.1、时钟1.2、NIOSII1.3、系统ID1.4、片上RAM1.5、JTAG调试器1.6、DDR2控制器1.7、连接2.2、顶层代码2.3、引脚分配

Miss_若星·2020-06-25 12:48

高手进阶，终极内存技术指南——完整/进阶版

（應該說，這篇文章把DDR2的spec翻譯了大部份，對於我們BIOS工程師而言，是一篇不錯的資料。）下面是原文。

StevyZheng·2020-06-24 23:35

DRAM、内存

1内存类型2内存结构及参数1内存类型现在用的比较多的内存有DDR4、DDR3、LPDDR4、LPDDR3，早期还有DDR及DDR2版本，现在基本上不用了。

ivychend·2020-06-23 20:26

DRAMSim2学习3——模拟器架构（）

DRAMSim2是用C++实现的，作为一个DDR2/3存储系统的面向对象模型，包括一个详细的、周期精确的存储控制器模型，用来给挂在一条标准存储总线的一组DRAM设备发出命令。

ivy_reny·2020-06-23 20:25

S5PV210开发系列三_简易Bootloader的实现

对于功能简单的处理器，可能并没有Bootloader的概念，但对于应用处理器，有不同的启动方式，不同的存储设备(Nandflash、sd/mmc、DDR2、SRAM等)，不同的操作系统等，往往需要一个Bootloader

huang20083200056·2020-06-23 15:48

烧友必看主流DDR2内存芯片编号识别

前言：DDR2已经渐成主流，虽然在很多人的眼中，DDR2仍然有着这样或那样的不足，但在业界主力厂商的大力推广下，在CPU平台不断向更高频率冲刺的时候，DDR2代替原有的DDR已经不可避免。

水桶IIII·2020-06-23 14:33

S5PV210(TQ210)学习笔记——内存配置（DDR2）

S5PV210有两个独立的DRAM控制器，分别是DMC0和DMC1，其中，DMC0最大支持512MByte，DMC1最大支持1GByte，而DMC0和DMC1又同时支持两个片选CS0和CS1。S5PV210的内存模块相比2440和6410来讲要更加复杂一些，要想正确的配置S5PV210的内存，应该仔细阅读芯片手册相关部分，在配置参数时也应该适当的阅读下内存芯片的手册。这部分的寄存器和配置过程比较复

girlkoo·2020-06-23 10:30

JEDEC DDR2和DDR3 SPECIFICATION区别（持续更新）

DDR2/3地址换算pagesize=2^colbits*ORG/8以1Gb容量为例，ba*ra*ca=1Gb/ORG(ba:bank数，ra:行数，ca:列数，ORG：DQ位宽)ba,ra,ca以及ORG

IC小白_calvin·2020-06-23 07:28

DRAMSim2：一种时钟周期精确的存储系统仿真器（概要）

为此，我们开发DRAMSim2,一种时钟周期精确的DDR2/3仿真器。DRAMSim2同时提供了一种图形化的工具DRAMVis，用于观察与比较关键性能指标比如带宽、延时与

bruce421116·2020-06-22 19:17

DDR2（2）：Quartus DDR2 IP 官方例程仿真

DDR2，全称DoubleDataRate2SDRAM，即第二代双倍数据速率同步动态随机存取存储器。

咸鱼FPGA·2020-06-09 18:00

ICMAX带你3分钟搞清楚关于国产存储芯片DDR4 和LPDDR4/4X的区别

目前DDR一代与DDR2在市

ICMAX·2020-06-02 15:05

寄存器和存储器

现在的DDR2内存的读写速度一般为6~

Alex_1799·2020-03-28 01:28

7.6下午笔记（内存）

：PCB板、内存条固定卡缺口（左右半圆形缺口）、内存芯片、电容、电阻、标签、SPD、金属触电（金手指——连接主板）2、主要厂家：金士顿、威刚、海盗船3、选购参数（1）内存类型DDR（单面金手指92个）DDR2

Murrey_Xiao·2020-02-14 06:24

90-87内存频率

目前较为主流的内存频率是1600MHz和2400MHz的DDR内存，667MHz、800MHz和1066MHz的DDR2内存，1066MHz、1333MHz、16

九霄123·2020-02-06 20:03

C：指针基础

内存：内部存贮器，暂存程序/数据——掉电丢失SRAM、DRAM、DDR、DDR2、DDR3。

wbytts·2020-01-29 00:00

五周年特限熏香精油活动分享

1，十多年的胃溃疡、浅表性胃炎，经常胃都是疼着的，白天（乳香2，轻盈2，小茴香2，圆柚2）晚上（乳香2，乐活2，元气2，DDR2）配方装胶囊里内服，本来是想整体调节，吃了半年，发现胃好了，意外收获[呲牙

金欧_a264·2019-12-30 18:23

DDR4调试笔记1

1、重要的一些概念：如果之前没有接触过DDR3或者DDR2的话，直接上手会有点麻烦（话说我就是这样），先介绍一些基本概念和接口。

不做路人·2019-12-21 16:06

电脑硬件之------硬盘

电脑的运行速度由多方面决定，但是，硬盘的质量是一个权重很大的影响因素，电脑在工作时需要把放置在硬盘上的数据转移到内存中，CPU再读取内存中的数据进行计算，完成一次操作，即：硬盘(数据)====>内存====>CPU在DDR2

James_Nan·2019-06-11 19:06

【嵌入式开发】ARM 内存操作 ( DRAM SRAM 类型简介 | Logical Bank | 内存地址空间介绍 | 内存芯片连接方式 | 内存初始化 | 汇编代码示例 )

韩曙亮·2019-05-05 21:50

DSP学习笔记

而数字影像领域多使用固定点数(32bit)DSP,而雷达多使用浮点DSP.TMS320C6455主要参数:fixed-pointDSP,单核,720MHz主频32K-ByteROM512M-Byte扩展DDR2

LNmint·2018-11-22 21:09

DDR（四）ddr2 工作时序与原理

1.4-bitPrefetch直接上一个表，看看DDR2的三个频率的关系，下图是内部时钟均为133MHz的DDR2/DDR/SDRAM的比较，由图可以看到，相比于DDR，DDR2由于是4-bitPrefetch

LouisGou·2018-11-07 20:08

Ddr2，ddr3，ddr4内存条的读写速率

理论极限值是可以计算的：1333MHz*64bit（单通道，双通道则128bit）/8（位到字节单位转换）=10.664GB/s。这只是理论，实际发挥还要看内存控制器，实际上1333单条跑出来的数据在7～9GB/s差不多了。首先，实际中我没见过内存速度超过10GB/s的情况，不知道是不是题主你把单位弄错了？实际见过的像RamDisk之类的软件，连续读写能达到的速度也不过5~8GB/s左右，如果是随

weixin_33991727·2018-10-22 09:00

DDR扫盲——DDR与DDR2、DDR3的区别

FROM：http://blog.chinaaet.com/justlxy/p/5100051915DDR2与DDR的区别1、速率与预取量DDR2的实际工作频率是DDR的两倍，DDR2内存拥有两倍于标准

茫茫大士·2018-10-06 15:57

ddr频率及带宽

本文分别以DDR/DDR2/DDR3为例介绍DDR266、DDR2533、DDR31066一、核心频率核心频率即DDR的clk频率DDR266核心频率133MHzDDR2533核心频率133MHzDDR31066

cy413026·2018-08-26 23:54

Nexys4 DDR上的DDR2仿真与设计

DDR2Nexys4DDR开发板提供的DDR2SDRAM的大小为128MiB；2.MIGIP核DDR2SDRAM在读、写操作过程中需要进行初始化、刷新、预充电、激活等操作，Xilinx为用户提供了IP核MIG，自动完成DDR2

toast1104·2018-08-20 16:28

类的组合：computer

#includeusingnamespacestd;enumRAM_Type{DDR2=2,DDR3,DDR4};enumCPU_Rank{P1,P2,P3,P4,P5,P6};enumROM_Type

赖卓成·2018-07-20 15:45

一文读懂SDRAM内存模组与基本概念

DDR-DDR4的物理结构差异首先，我们来对比一下DDR,DDR2,DDR3SDRAM,andDDR4SDRAM物理结构上的差别，如下图所示。下表是

cy413026·2018-07-18 17:23

Altera FPGA SDI HDMI VIP Frame Buffer设计

数据流方向CreatedwithRaphaël2.2.0CameraVideoDataSDIVIPFrameBufferIPCore（Writer）DDR2/3/4PCIeAlteraVIPFrameBufferIIIPCoreFrameBufferIIIPCore

黑客三遍猪·2018-06-26 00:00

SSD固态硬盘的结构和基本工作原理概述

主频的不断提升，从单核到双核，再到多核；CPU的处理速度越来越快，而硬盘的的读写速度已经远远跟不上CPU的读写速度，后来增加了内存这个读写速度相对较快的缓存，而内存也是蓬勃到发展，从SDRAM到DDR，从DDR到DDR2

残晓风·2018-01-27 10:47

推荐频道

DDR2