FPGA&&verilog逻辑