FPGA初学

FPGA 原理图细节--画引脚

BGA引脚表示1.1FPGA此引脚要正确和清晰，会在“PackagePin”中用到次物理接口1.2,MCU只用管对应的GPIO逻辑接口就可以了标识Bank电平标识出对应Bank的电平，在电路设计中可以清晰的知道对应的脚位输出电平
Kent Gu·2024-01-17 01:15

使用AI自动生成PPT提高制作效率

这个会涉及很多逻辑需要经过不断的思考，制作PPT要通过很多素材、使用技巧、方法经验的不断积累，然而在短时间内制作高质量的PPT这对初学者来说是件非常困难的事情。
秋叶原的琴音·2024-01-17 01:41

FPGA(主机)STM32(从机)SPI通信(HAL库实现)

FPGA作主机，传输ADC的数据STM32F4作从机。
花椒且喵酱·2024-01-16 23:28

FPGA四选一的多路选择器（用三元运算符?:解决）

在FPGA设计中，这种条件运算符通常用于逻辑电路的组合和时序逻辑设计。通过使用条件运算符，可以根据不同
我来挖坑啦·2024-01-16 22:52

FPGA 移位运算与乘法

项目经验：在FPGA中实现乘法器确实需要消耗一定的资源。这包括
我来挖坑啦·2024-01-16 22:16

CentOS 7 权限管理实战指南：用户组管理相关命令详解

无论是初学者还是有经验的用户，都能在这篇文章中找到对用户组管理的实际运用方法，以便加强你的Linux系统管理技能，提高工作效率。Linux权限控制的基本工作原理Linux系统的
凡夫贩夫·2024-01-16 21:29

LaTeX系列1——主结构

初学，可交流，轻喷\documentclass{book}\begin{document}\title{BookTitle}\author{AuthorName}\date{\today}\maketitle
铁灵·2024-01-16 21:23

python创建excel、并保存_用python在excel中创建和保存数据新表

我是一个绝对的初学者，在下面的代码中我已经使用了pivot表，现在我想将pivot表存储在不同的表中(例如：“sheet2”和“sheet3”)。如何创建新工作表并在其中保存数据。
和蔼而不可亲·2024-01-16 21:42

在VC6.0下运行C语言程序，以及编程入门必备的常识类小知识！

今天给大家分享在VC6.0环境下编写C语言程序的基本步骤，为初学者打开学习C语言的第一道门。
75580e7086e5·2024-01-16 21:00

读书笔记|《给青年的十二封信》之八：谈作文

不过初学作文也应该认清路径，而这种路径是不难指点的。学文如学画，学画可临帖，又可写生。在这两条路中间，写生自然较为重要。可是临帖也不可一笔勾销，笔法和意境在初学时总须
佳佳佳_790c·2024-01-16 20:47

1.你好, Python!

（如果您是第一次编码，建议您查看我们的编程入门课程，该课程专为完全初学者设计，希望开始使用Python。）我们将从Python语法、变量赋值和算术运算符的简要概述开始。文章目录1.你好,Python!
AI算法蒋同学·2024-01-16 20:30

第38期 NutUI视频组件开发心得 & 前端如何在项目中做出亮点 & 移动前端开发和Web前端开发的区别是什么

NutUI视频组件开发心得说到在项目中引入一个视频，我们肯定会想到HTML5为我们提供的Video标签，它为我们提供了许多属性和方法，使用起来很方便，当然直接使用也会遇到各种兼容问题，在最初学习Video
前端收藏家·2024-01-16 19:43

【FPGA & Modsim】 抢答器设计

实验题目：抢答器设计实验目的：掌握应用数字逻辑设计集成开发环境进行抢答器设计的方法；掌握时序逻辑电路设计的过程。实验内容：1、设计支持3名参赛者的抢答器，并具有主持人控制的复位功能；2、当一名参赛者按下抢答键时，对应的LED灯亮起，屏蔽其他选手；3、分析实验结果，验证电路的功能是否符合设计要求。实验步骤：1、在数字逻辑集成开发环境中新建一个抢答器工程；2、编写VerilogHDL源程序；3、编译和
去追远风·2024-01-16 18:09

uniapp快速入门大纲，带你入门并具备开发基本应用的能力

我觉得还是有参考意义的，可以借鉴给初学uniapp的同学。
WEB前端圈·2024-01-16 18:08

九大伤害身体的瑜伽练习方式

01丨不了解自己的身体初学者容易一直停留在寻找身体觉知感的过渡期，不了解自己的身体、不了解体式，没有用心去体悟身体每一处肌肉骨骼的状态反应。做错而不自知，为了做动作而做，过度的强迫自己。
简爱瑜伽·2024-01-16 18:39

现代前端开发路线图：从零开始，一步步成为前端工程师

感兴趣的初学者不容错过。进入正题之前先交代一下我和这张路线图的背景。过去5年我一直在进行全
O蚂蚁O·2024-01-16 17:44

互联网真实赚钱平台有哪些?分享四个可以在网上赚钱的软件

然而，许多初学者不知道有哪些真实的赚钱平台。本文将介绍一些互联网上真实的赚钱平台，帮助大家更好地了解这个领域。
高省张导师·2024-01-16 17:03

Express框架使用全流程

本文旨在为初学者提供全面的指导，从零开始，一步步构建起一个功能完备的开发环境。只要跟随本文的步骤，你
接着奏乐接着舞。·2024-01-16 16:23

【探索人生之高尔夫球成长笔记3】进步的甜蜜与怠惰的滋生

相对于人生的长度，拓展一个具体的事件或者单一的技能，总是更容易验证付出有回报的模型，尤其初学者在某一个领域从小白做起，比如本人探索高尔夫球。
MissQ_MissQ·2024-01-16 16:41

c语言24小时,24小时轻松掌握系列——C语言程序设计24学时轻松掌握

本书主要面向初学者，也适合广大编程爱好者入门使用。第1学时C语言概述1-1C语言的历史背景1-2一个简单的C程序1-3TurboC2.0集
爱面包·2024-01-16 15:45

有关最近写作的反思

但明眼人一看就知道这是初学者写的文章，结构松散，主题不明确，字数太多（说白了就是冗长乏味）。
裕华同学·2024-01-16 14:16

react18初学者实用方法

从VUE3突然使用React，虽然知道要做什么，但却不知道怎么使用React编写，现在已经很熟练的使用了，总结几个比较实用的给初学者；放心学习没副作用；鼠标双击input搜索代码高亮'+searchText.current
web前端进阶者·2024-01-16 14:55

Vue v-model 详解

无论你是初学者还
俊刚、·2024-01-16 14:00

Fpga开发笔记（二）：高云FPGA发开发软件Gowin和高云fpga基本开发过程

article/details/135620590红胖子网络科技博文大全：开发技术集合（包含Qt实用技术、树莓派、三维、OpenCV、OpenGL、ffmpeg、OSG、单片机、软硬结合等等）持续更新中…FPGA
长沙红胖子Qt软件开发·2024-01-16 13:17

Linux 安装 Mysql5.7（glibc版）

经过一天半的折腾，终于把mysql5.7.17版本安装上了centos7系统上，把能参考的博客几乎都看了一遍，终于发现这些细节问题，然而翻了无数的文章，基本上都没有提到这些，所以尽量把这些细节写下来，一方面是供初学者们参考
xdpcxq1029·2024-01-16 13:11

手把手教你Visual Studio 2022社区版编程工具安装和使用（.NET版）

对于初学.NET的同学们，可以跟随着我的文章，一起用起这款强大的开发工具。20多年过去了，仍然记得大学时用.netf
荔园微风·2024-01-16 13:58

初学者必知的微软.NET6开发环境相关技术介绍

我是荔园微风，作为一名在IT界整整25年的老兵，看到不少初学者在学习编程语言的过程中如此的痛苦，我决定做点什么，我小时候喜欢看小人书（连环画），在那个没有电视、没有手机的年代，这是为数不多的课余生活方式这一
荔园微风·2024-01-16 13:19

SpringBoot集成Mybatis Plus【附源码】

同时也为初学者带来一些帮吧。本文拆分自笑小枫-SpringBoot系列，更为精简的介绍了SpringBoot如何集成中间件。如果想系统的使用SpringBoot，可以参考笑小枫-SpringBoot
笑小枫·2024-01-16 13:18

【XILINX】Vivado 生成msc文件出现[Writecfgmem 68-4] Bitstream at address 0x00000000 has size 84989156 bytes

Bitstreamataddress0x00000000hassize84989156byteswhichcannotfitinmemoryofsize8388608bytes.MCS和Bit文件BIT-->JTAG-->FPGA
神仙约架·2024-01-16 12:10

【INTEL（ALTERA）】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP启用锁定至参考 （LTR） 模式在，怎么办

说明由于英特尔®Quartus®PrimeProEdition软件23.1及更早版本存在问题，无法为F-TilePMA/FECDirectPHY英特尔®FPGAIP启用锁定至参考（LTR）模式。
神仙约架·2024-01-16 12:40

【FPGA & Modsim】数字频率计

moduleflag(clk,rst_n,cnt);inputclk;inputrst_n;output[2:0]cnt;reg[31:0]count;reg[2:0]cnt;always@(posedgeclkornegedgerst_n)beginif(~rst_n)begincount=32'd24999)begincnt=3'd6)begincnt==1'b1)beginbcd_valid
去追远风·2024-01-16 12:10

【INTEL（ALTERA）】错误 （19021）：相同的文件名 xx 用于不同的 IP 文件。同一个名称不能用于多个 IP 文件。

说明由于在英特尔®Quartus®PrimeProEdition软件版本22.3上运行CVP设计时出现问题，使用IP升级工具自动更新复位释放英特尔®FPGAIP可能会导致同一IP的.qip和.ip文件包含在英特尔
神仙约架·2024-01-16 12:36

Zynq7020 使用 Video Processing Subsystem 实现图像缩放

1、前言没玩过图像缩放都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过的一句话，鄙人深信不疑。。。
攻城狮Wayne·2024-01-16 12:17

写作是需要刻意练习的

是的，初学者都是在不断观摩和学习中精进自己的写作能力，这段话让我想到我也可以在无话可说时，尝试去解释某一个专业名词，或者其他较难理解的词汇。每一个
书荒杂谈·2024-01-16 11:32

类与对象练习题（二）---Rectangle/Triangle/Cylinder类

类与对象练习题（二）—Rectangle/Triangle/Cylinder类在刚开始学习c++的时候刷了很多基础题，这些基础题比较适合初学C++的码友，所以在学完就立即进行了整理，一是为了让初学C++
Lucky_追梦仔·2024-01-16 10:26

FPGA时序分析实例篇(上)------逻辑重组和DSP资源合理利用

声明：本文章转载自FPGA开源工坊，作者xiaotudou在开始之前，有个预备知识：当时序不满足下列给出的图的要求时，STA分析(静态时序分析)会报错，在低频时可能忽略不计可以正常运行，但是频率上去之后很有可能会导致电路功能的错误
芯想是陈·2024-01-16 10:40

FPGA时序分析实例篇(下)------底层资源刨析之FDCE和Carry进位链的合理利用

声明：本文章部分转载自傅里叶的猫，作者猫叔本文章部分转载自FPGA探索者，作者肉娃娃本文以Xilinx7系列FPGA底层资源为例。
芯想是陈·2024-01-16 10:40

FPGA节省资源篇------正确处理设计优先级

本文将介绍一种FPGA设计技术，该技术可以改变FPGA设计的规模大小和使用性能。单级逻辑你可以在Xilinx的FPGA中使用可配置逻辑块CLB中的查找表LUT和触发器DFF来实现简单的
芯想是陈·2024-01-16 10:40

基于FPGA的UART多字节环回实验verilog代码(含帧头帧尾和解码部分)

带仿真工程，数据帧格式如下图：发送数据为：aaff03000E03B186100040011100000000000000110000000000111155CC效果如图：仿真效果图：参考以下文章和视频：FPGA
芯想是陈·2024-01-16 10:10

Verilog语法——6.测试文件使用for和random语句进行赋值

参考资料【明德扬_verilog零基础入门语法HDL仿真快速掌握-手把手教你写FPGA/ASIC代码设计流程中的应用】6.测试文件使用for和random语句进行赋值6.1for语句的使用题目要求：涉及到
鸥梨菌Honevid·2024-01-16 10:09

FPGA引脚 & Bank认知--FPGA 选型的一些常识

关键字HPI/OBanks,HighperformanceTheHPI/Obanksaredeisgnedtomeettheperformancerequirementsofhigh-speedmemoryandotherchip-to-chipinterfacewithvoltagesupto1.8V.HRI/OBanks,HighRangeTheHRI/Obanksaredesignedtos
Kent Gu·2024-01-16 10:09

【FPGA & Modsim】数字时钟

实验题目：数字时钟设计实验目的：掌握数字时钟的工作原理；掌握使用数字逻辑设计集成开发环境分模块设计数字时钟的方法。实验内容：1、创建一个数字时钟工程，使用六位数码管实时显示时/分/秒。3、时钟应具有稳定的计时功能，能够连续运行并准确显示时间。实验步骤：1、明确实验要求，确定系统功能，设计整体方案。2、按照实现功能将数字时钟设计系统划分为时钟基准、显示驱动、按键控制等模块。3、使用VerilogHD
去追远风·2024-01-16 10:39

【FPGA & Modsim】序列检测

实验题目：序列检测器设计实验目的：掌握应用数字逻辑设计集成开发环境进行序列检测器设计的方法；掌握时序逻辑电路设计的过程。实验内容：1、设计一个序列检测器，用于检测输入数据中的特定序列“10010”。2、实现一个电路，当检测到该序列时，输出为1，否则为0。3、分析实验结果，验证电路的功能是否符合设计要求。实验步骤：1、在数字逻辑集成开发环境中新建一个序列检测器工程；2、编写VerilogHDL源程序
去追远风·2024-01-16 10:39

【FPGA & Verilog】4bitBCD码加法器+7段数码管

顶层文件：moduleadd_bcd(input[9:0]I_1,input[9:0]I_0,inputclk,inputrst_n,output[7:0]seg,output[7:0]value,outputselect,output[3:0]encode_1,output[3:0]encode_0,output[3:0]high_bit,output[3:0]low_bit);assignva
去追远风·2024-01-16 10:09

C语言函数参数是如何传递的？

传值我们在初学C语言的时候就被老师教过，下面的方式是无法交换a和b的值的：#includevoidswap(inta,intb){inttemp=a;a=b;b=temp;printf("swapa=%
诸葛青云999·2024-01-16 10:02

数字前端/FPGA设计——握手与反压问题

声明：本文来自0431大小回前言：在芯片设计或者FPGA设计过程中，流水设计是经常用到的，但是考虑数据安全性，需要与前后级模块进行握手通信，这时候就需要对流水数据进行反压处理，本文将具体介绍握手与反压。
芯想是陈·2024-01-16 10:38

有救了！快收好这 8 个数据恢复神器

它具有简单直观的界面，对于初学者来说很容易使用。它支持多种文件类型，包括文档、照片、音乐、视频和电子邮件。
分享者花花·2024-01-16 10:02

初入C语言：static，const关键字的初级用法

很多初学者会感受到对于const，static两个关键字用法有很多相似之处，并纠结于两者如何使用。本文将通过具体实例辨析两者用法。一、constC语言存在变量与常量两个概念。
kurayamasy·2024-01-16 10:59

深度学习入门

技能水平初学者估计完成时间约2小时。学习目标通过此学习路径，你将获得：对深度学习概念的理解对深度学习架构的理解深度学习框架的比较如何在Te
AI-智能·2024-01-16 10:13

机器学习入门

技能水平初学者估计完成时间约2小时。
AI-智能·2024-01-16 10:42
上一页 39 40 41 42 43 44 45 46 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他