E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA大讲堂
白话微机:8.解释
FPGA
以及一些考研面试问题
一.前言(更新世界观)在“微机世界”,普通的城市(单片机)里,人又有一个别的名字叫做“数据”,人有0有1;人们也有住房,这些住房在这个世界叫做“存储器”;地上有路,这些路叫做“数据总线”,交通系统则统称为总线;这里也有行政部门,比如公安局之类的,又有个名字叫“寄存器”;有中央政府,政府又叫做“中央处理器(CPU)”,这里也会发生的一些自然灾害(内部中断)和人为活动(外部中断),I/O接口是城市(单
nnerddboy
·
2024-02-19 10:55
微机世界
fpga开发
嵌入式硬件
单片机
激光条纹中心线提取算法
FPGA
实现方案
1概述激光条纹中心线提取是3D线激光测量领域一个较为基础且重要的算法。目前,激光条纹中心线提取已有多种成熟的算法,有很多相关的博客和论文。激光条纹中心线提取的真实意义在于工程化和产品化的实际应用,而很多算法目前只能用于学术研究或理论实验,无法在应用端或产品端商用化落地。常见的中心线提取算法有:边缘法中心法阈值法形态学细化法极值法灰度重心法曲线拟合法Steger算法上述这些算法中只有灰度重心法,曲线
MmikerR
·
2024-02-19 10:18
#
机器视觉
#
图像处理
3D线激光
激光中心线提取
FPGA
图像处理
机器视觉
工业检测
3D测量
FPGA
_简单工程_拨码开关
一框图二波形图三代码3.1工程代码modulebomakiaguan(input[15:0]switch,//输入16路拨码开关outputreg[15:0]led//输出16个LED灯);always@(switch)beginled<=switch;//将拨码开关的值直接赋给LED灯end//将拨码开关的值直接赋给LED灯endmodule3.2仿真代码modulebomakiaguan_tb
哈呀_fpga
·
2024-02-15 10:24
fpga开发
Altium Designer 软件介绍
AltiumDesigner是业界首例将设计流程、集成化PCB设计、可编程器件(如
FPGA
)设计和基于处理器设计的嵌入式软件开发功能整合在一起的产
Kilento
·
2024-02-15 08:27
Altium
Designer
Altium
Designer硬件设计
嵌牛2
姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/
FPGA
Designer/article/details/88675808【嵌牛导读】定时器使用示例【
李泽浩
·
2024-02-15 08:23
m基于
FPGA
的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件
目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.Verilog核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下:2.算法涉及理论知识概要级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中,通常首先使用卷积码对原始数据进行编码,以增加冗余并提供一定的纠错能力。然后,
我爱C编程
·
2024-02-15 04:40
FPGA通信和信号处理
fpga开发
RS卷积级联编译码
掌握C语言文件操作:从入门到精通的完整指南!
✨✨欢迎大家来到贝蒂
大讲堂
✨✨养成好习惯,先赞后看哦~所属专栏:C语言学习贝蒂的主页:Betty‘sblog1.什么是文件文件其实是指一组相关数据的有序集合。这个数据集有一个名称,叫做文件名。
Betty’s Sweet
·
2024-02-14 23:21
C语言
c语言
文件
贝蒂的捣蛋小游戏(C语言)
✨✨欢迎大家来到贝蒂
大讲堂
✨✨养成好习惯,先赞后看哦~所属专栏:C语言项目贝蒂的主页:Betty‘sblog引言前面贝蒂已经给大家介绍了选择,循环结构~,今天贝蒂就基于这两种结构,为大家讲解一种捣蛋小游戏的设计思路和方法哦
·
2024-02-14 21:50
程序员
4月16日校园一线
合肥学院启动“中德
大讲堂
”邀前驻德大使梅兆荣首讲校园网消息:近日,中国前驻德大使、中国人民外交学会前会长梅兆荣受邀访校并做“中德关系”主题演讲。讲座在图书馆报告A厅成功举办。
顾锦毓
·
2024-02-14 20:53
掌握C语言文件操作:从入门到精通的完整指南!
✨✨欢迎大家来到贝蒂
大讲堂
✨✨养成好习惯,先赞后看哦~所属专栏:C语言学习贝蒂的主页:Betty‘sblog1.什么是文件文件其实是指一组相关数据的有序集合。这个数据集有一个名称,叫做文件名。
·
2024-02-14 19:18
程序员
CRC校验 - 基于
FPGA
的实现
CRC校验-基于
FPGA
的实现0背景CRC即循环冗余校验:常用于数据通信领域中,通常由发送端添加校验码于单帧数据的尾部,并由接受方进行提取和校验该帧数据传输是否正确。
CAOXUN_FPGA
·
2024-02-14 15:25
FPGA应用篇
CRC8
CRC16
CRC校验
CRC校验Verilog
AMD
FPGA
设计优化宝典笔记(4)复位桥
高亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-14 07:06
FPGA
异构计算
fpga开发
笔记
AMD
FPGA
设计优化宝典笔记(3)控制集
控制集1控制集的个数要求控制集controlset:因为7系列
FPGA
,一个slice只能有一种控制集(触发器的使用方式比如有复位/有时钟使能等等),多了就会分布到不同的slice里,所以代码尽量统一触发器的控制集使用方式
徐丹FPGA之路
·
2024-02-14 07:36
异构计算
FPGA
fpga开发
笔记
【比特币
大讲堂
】比特币——常用名词解析
常用名词解析Cryptography密码学Hash哈希(或译作“散列”)是一种函数,它把任何数字或者字符串输入转化成一个固定长度的输出。通过输出我们不可能反向推得输入,除非尝试了所有的可能的输入值。下面是一个简单的哈希函数的例子,平方根:17202的平方根是很容易求得的,它大概是131.15639519291463,所以一个简单的哈希函数的输出可能是输入的数字的平方根的后面几位小数,在这个例子里面
舟小四
·
2024-02-14 04:31
【INTEL(ALTERA)】为什么 PCI Express 的 P-tile Avalon Streaming
FPGA
IP 显示 RDC-50002 警告?
说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题,您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®
FPGA
IP违反以下设计助手规则
神仙约架
·
2024-02-13 22:58
INTEL(ALTERA)
FPGA
fpga开发
P-tile
RDC-50002
PCIE
【INTEL(ALTERA)】为什么altera
FPGA
主板测试系统报告power的电流读数高
说明您可能会观察到altera
FPGA
主板测试系统中电源实用程序显示的高电流值,这与直接连接到电源寄存器时测量的值不同。
神仙约架
·
2024-02-13 22:27
INTEL(ALTERA)
FPGA
fpga开发
quartus
主板测试
基于嵌入式linux开发的“2048”游戏综合设计
学号:17020110019姓名:高少魁【嵌牛导读】本设计将之前提到的在
FPGA
开发平台上设计的游戏2048移植到了嵌入式开发平台上,利用基于qemu开源软件的虚拟mini2440开发板,使用Framebuffer
Clearlovekui9
·
2024-02-13 18:29
全定制
FPGA
硬件电路设计实现最大公约数求取算法(Quartus II)
设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前,
FPGA
2402_82964571林
·
2024-02-13 17:41
算法
fpga开发
《
FPGA
至简设计原理与应用》学习笔记2 ——
FPGA
至简设计原理
课程资源视频:https://www.bilibili.com/video/BV14K4y1u7kH/资料:https://www.aliyundrive.com/s/E9H7Mc5hqhu第1章高效编辑器GVIMGVIM官方的四种操作模式命令模式插入模式可视模式正常模式本课程至简设计法将GVIM分为三种模式:命令模式:只能看代码和发出命令,不能进行文本编辑编辑模式:文本编辑列操作模式:对多行的某
|惜取少年时
·
2024-02-13 15:06
FPGA与嵌入式
fpga开发
AMD
FPGA
设计优化宝典笔记(1)触发器
高亚军老师的这本书《AMD
FPGA
设计优化宝典》,他主要讲了两个东西:第一个东西是代码的良好风格;第二个是设计收敛等的本质。
徐丹FPGA之路
·
2024-02-13 09:13
FPGA
异构计算
fpga开发
笔记
AMD
FPGA
设计优化宝典笔记(2)亚稳态
一亚稳态亚稳态的产生是由于寄存器采样不满足建立时间或保持时间要求导致的,亚稳态的产生是无法避免的,我们能做的只是想办法降低其发生的频率。在跨时钟域设计中,由于时钟域存在跨域,如果不采取手段,则会有很大概率会引入亚稳态。今天看了亚稳态这一章,感觉印象最深刻的是,它对应的是异步的处理,也就是发送的寄存器的时钟是一个,接收寄存器的时钟是另外一个。1单bit的信号如果是一个单比特的信号,那么可以通过让接收
徐丹FPGA之路
·
2024-02-13 08:12
FPGA
异构计算
fpga开发
笔记
FPGA
_工程_基于rom的vga显示
一框图二代码修改moduleDisplay#(parameterH_DISP=1280,parameterV_DISP=1024,parameterH_lcd=12'd150,parameterV_lcd=12'd150,parameterLCD_SIZE=15'd10_000)(inputwireclk,inputwirerst_n,inputwire[11:0]lcd_xpos,//lcdho
哈呀_fpga
·
2024-02-12 18:44
fpga开发
fpga
图像处理
学习
信号处理
系统架构
vivado中关于mark_debug综合被优化的问题
vivado中关于mark_debug综合被优化的问题最近项目中到了
FPGA
验证阶段,使用vivado2010版本百度各种方法去探测想要debug的信号,一些简单的信号,直接在netlist中标记即可,
weixin_37639451
·
2024-02-12 16:10
vivado
AD9689 input clock not detect
网址如下:AD9689inputclocknotdetect-Q&A-High-SpeedADCs-EngineerZone(analog.com)Our
FPGA
boardhastwoAD9689,oneworksok
jjzw1990
·
2024-02-12 16:39
FPGA调试总结
fpga开发
JESD204B接口调试记录3 - 总结
六、
FPGA
工程里JESD204IP如何设置?七、传输层如何解包?
jjzw1990
·
2024-02-12 16:09
数字信号处理
fpga开发
【Vivado】JTAG连着
FPGA
启动失败问题
问题描述:Vivado2016以后的版本,JTAG连着
FPGA
并且VivadoHardwareManger打开的情况下,会出现上电后启动失败的问题。
jjzw1990
·
2024-02-12 16:08
vivado
一个Vivado仿真问题的debug
我最近在看Synopsys的MPHY仿真代码,想以此为参考写个能实现PWM-G1功能的MPHY,并应用于Pro
FPGA
原型验证平台。
jjzw1990
·
2024-02-12 16:37
FPGA调试总结
vivado
fpga开发
vivado
阿里集团基于 Fluid+JindoCache 加速大模型训练的实践
在计算方面,以GPU和
FPGA
等异构硬件为例,他们通过短周期的迭代和演进来适应不断变化的需求。阿里集团通过统一调度、统一资源池以及全面弹性等调度手段满足了复杂的计
阿里技术
·
2024-02-12 15:00
大模型
阿里巴巴
Fluid
JindoCache
开源
Vitis AI 集成
在设计时兼顾高效率和易用性,充分发挥了Xilinx
FPGA
和ACAP上AI加速的潜力。TVM中当
·
2024-02-12 12:42
人工智能
【Vitis/Vivado】在一台PC上同时调试多块
FPGA
开发板的方法
参考文献https://support.xilinx.com/s/article/75316?language=en_US问题描述需要对多个开发板之间的数据交互进行调试,而手头只有一台PC(和拓展坞),下文将介绍如何利用仅有的PC连接多个板卡进行单步调试。步骤连接多块开发板到电脑,启动开发板,如果接口不够可以用拓展坞或者只连接JTAG接口,在系统菜单里找到XilinxDesignTools,从中找
wjh776a68
·
2024-02-12 11:27
#
Xilinx入门
vitis
vivado
多板调试
FPGA
多板
Vivado用ILA抓波形保存为CSV文件
将ILA观察到的波形数据捕获为CSV文件,抓10次,把文件合并,把源文件删除运行方法:Vivado的Tclconsole窗口输入命令settcl_dirF:/KLD_
FPGA
/Code/simsettcl_filenameTCL_ILA_TRIG_V1.2
nomil9
·
2024-02-12 10:36
FPGA
fpga开发
领域自适应简述
摘自https://zhuanlan.zhihu.com/p/21441807深度学习
大讲堂
领域自适应问题中两个至关重要的概念:源域(sourcedomain)表示与测试样本不同的领域,但是有丰富的监督信息
ltochange
·
2024-02-11 20:43
探索C语言中的联合体与枚举:数据多面手的完美组合!
✨✨欢迎大家来到贝蒂
大讲堂
✨✨养成好习惯,先赞后看哦~所属专栏:C语言学习贝蒂的主页:Betty‘sblog1.联合体的定义联合体又叫共用体,它是一种特殊的数据类型,允许您在相同的内存位置存储不同的数据类型
·
2024-02-11 18:40
程序员
探索C语言结构体:编程中的利器与艺术
✨✨欢迎大家来到贝蒂
大讲堂
✨✨养成好习惯,先赞后看哦~所属专栏:C语言学习贝蒂的主页:Betty‘sblog1.什么是结构体在C语言中本身就自带了一些数据类型,如:char,int,float,double
·
2024-02-11 18:59
程序员
卫星通讯领域
FPGA
关注技术:算法和图像方面(2)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有MVDR算法、高速基带芯片、RF芯片、毫米波有源相控阵天线、无线AI,以下做了一些基础的调研
徐丹FPGA之路
·
2024-02-11 17:12
FPGA
算法
fpga开发
算法
卫星通讯领域
FPGA
关注技术:算法和图像方面(4)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有5GNTN、多址技术、低轨通信卫星LEO,以下做了一些基础的调研:15GNTN来自《5GNTN
徐丹FPGA之路
·
2024-02-11 17:12
异构计算
算法
FPGA
fpga开发
算法
卫星通讯领域
FPGA
关注技术:算法和图像方面(1)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有LMS算法、RLS算法、LCMV算法、SAR图像处理,以下做了一些基础的调研:1LMS算法
徐丹FPGA之路
·
2024-02-11 17:42
FPGA
算法
fpga开发
算法
探索C语言的内存魔法:动态内存管理解析
✨✨欢迎大家来到贝蒂
大讲堂
✨✨养成好习惯,先赞后看哦~所属专栏:C语言学习贝蒂的主页:Betty‘sblog1.静态开辟内存通过前面的学习,我们已经掌握了两种开辟内存的方法,分别是:#includeintmain
·
2024-02-11 17:40
程序员
卫星通讯领域
FPGA
关注技术:算法和图像方面(3)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有通感融合、RNSS授时、惯导,以下做了一些基础的调研:1通感融合1)来自博鳌亚洲论坛·创新报告
徐丹FPGA之路
·
2024-02-11 17:12
FPGA
异构计算
算法
fpga开发
图像处理
算法
内心强大的孩子,来自正能量的家庭
4月19日下午2:30在青少年宫参加了一个公益
大讲堂
讲座《在心田种植阳光》,参会的人员来自各行各业,有各种角色,但那一刻大家有一个共同的名字叫做家长,我们的孩子今天怎么了?
在水一方_2018
·
2024-02-11 15:30
2020-07-12 - 草稿 - 草稿
下午好,我们在又一个周五的下午相聚在育心经典歪歪语音广播台文化
大讲堂
栏目,那么我们经常说在育心经典,我们读的是系统读经,我们读的有易经,有黄帝内经,有诗经,有道德经,同时呢我们还会读大学中庸,那当我们读到这些经典的时候
5120764bc1e3
·
2024-02-11 08:18
[从零开始学习
FPGA
编程-28]:进阶篇 - 基本组合电路-奇偶校验生成器(Verilog语言版本)
作者主页(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客本文网址:目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊
·
2024-02-11 08:14
从零开始学FPGA编程
fpga开发
组合电路
奇偶校验
verilog
探索C语言的内存魔法:动态内存管理解析
✨✨欢迎大家来到贝蒂
大讲堂
✨✨养成好习惯,先赞后看哦~所属专栏:C语言学习贝蒂的主页:Betty‘sblog1.静态开辟内存通过前面的学习,我们已经掌握了两种开辟内存的方法,分别是:#includeintmain
Betty’s Sweet
·
2024-02-11 06:49
C语言
c语言
动态内存
fpga
需要掌握哪些基础知识?
个人根据自己的一些心得总结一下
fpga
需要掌握的基础知识,希望对你有帮助。
宸极FPGA_IC
·
2024-02-11 01:30
fpga开发
fpga
硬件工程
嵌入式硬件
java
stm32
我总结出4条健康法则(健康养生)
报刊新闻《广州日报》2019年8月19日第4-8版,“名医
大讲堂
十岁啦”图片发自App图片发自App图片发自App图片发自App图片发自App通过阅读和归纳总结《国手名医开出健康“大处方”》、《70大师传授防病心法
我是雨田田
·
2024-02-10 22:28
13. 串口接收模块的项目应用案例
1.使用串口来控制LED灯工作状态使用串口发送指令到
FPGA
开发板,来控制第7课中第4个实验的开发板上的LED灯的工作状态。
Dale_e
·
2024-02-10 21:43
verilog学习
fpga开发
笔记
学习
经验分享
扬帆起航——新学期班级活动召集令来啦!
各种活动小组,班级新闻俱乐部,自然观察【植物、动物】俱乐部,机器人编程俱乐部,摄影俱乐部,音乐俱乐部,阅读分享
大讲堂
,数学游戏
大讲堂
,滑板轮滑俱乐部。
许00
·
2024-02-10 14:44
CPLD/
FPGA
/Verilog_如何写代码减少逻辑单元的使用数量
如何写代码减少逻辑单元的使用数量工作中遇到的问题,芯片级的资源有限制,没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust
·
2024-02-10 09:11
Verilog
FPGA
verilog
FPGA工程
工作
芯片
Vitis AI 集成
在设计时兼顾高效率和易用性,充分发挥了Xilinx
FPGA
和ACAP上AI加速的潜力。T
HyperAI超神经
·
2024-02-10 08:33
TVM
人工智能
TVM
电力电子技术
5.0简介5.1基本斩波电路5.1.1降压斩波电路BuckChopper5.1.1.1小纹波近似5.1.2升压斩波电路11DC-DC变换器数字控制11.1基于单片机控制11.2基于DSP控制11.3基于
FPGA
万码无虫
·
2024-02-10 06:07
computer
单片机
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他