FPGA开发项目

vue-element-admin项目部署到服务器简要步骤

前言为了后序测试，运维人员的便捷性，舒适的，我们采用了流水线jenkins自动化部署的方式构建前端项目具体步骤部署开发项目到服务器我们需进行：服务器选择，环境配置，上传文件，配置应用程序，启动应用程序几个阶段
朴丶心·2024-02-15 09:00

Altium Designer 软件介绍

AltiumDesigner是业界首例将设计流程、集成化PCB设计、可编程器件（如FPGA）设计和基于处理器设计的嵌入式软件开发功能整合在一起的产
Kilento·2024-02-15 08:27

嵌牛2

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88675808【嵌牛导读】定时器使用示例【
李泽浩·2024-02-15 08:23

m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用verilog实现,包含testbench测试文件

目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.Verilog核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下：2.算法涉及理论知识概要级联码是一种通过将两种或多种纠错码结合使用来提高纠错能力的编码方案。在RS+卷积级联编码中，通常首先使用卷积码对原始数据进行编码，以增加冗余并提供一定的纠错能力。然后，
我爱C编程·2024-02-15 04:40

CRC校验 - 基于FPGA的实现

CRC校验-基于FPGA的实现0背景CRC即循环冗余校验：常用于数据通信领域中，通常由发送端添加校验码于单帧数据的尾部，并由接受方进行提取和校验该帧数据传输是否正确。
CAOXUN_FPGA·2024-02-14 15:25

接口文档

项目开发过程中前后端工程师有一个统一的文件进行沟通交流开发项目维护中或者项目人员更迭，方便后期人员查看、维护三、接口规范是什么？首先接口分为四部分：请求方式、uri、请求参数、返回参数请求方式:
烟刺痛了眼_a1b7·2024-02-14 13:32

Hadoop+Spark+MongoDB+MySQL+C#大数据开发项目最佳实践

一、前言随着IT技术的飞速发展，各行各业都已在广泛尝试使用大数据技术提供更稳健和优质的服务。目前，医疗IT系统收集了大量极具价值的数据，但这些历史医疗数据并没有发挥出其应有的价值。为此，本文拟利用医院现有的历史数据，挖掘出有价值的基于统计学的医学规则、知识，并基于这些信息构建专业的临床知识库，提供诊断、处方、用药推荐功能，基于强大的关联推荐能力，极大地提高医疗服务质量，减轻医疗人员的工作强度。二、
yiyidsj·2024-02-14 07:08

AMD FPGA设计优化宝典笔记（4）复位桥

高亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-14 07:06

AMD FPGA设计优化宝典笔记（3）控制集

控制集1控制集的个数要求控制集controlset：因为7系列FPGA，一个slice只能有一种控制集（触发器的使用方式比如有复位/有时钟使能等等），多了就会分布到不同的slice里，所以代码尽量统一触发器的控制集使用方式
徐丹FPGA之路·2024-02-14 07:36

【INTEL（ALTERA）】为什么 PCI Express 的 P-tile Avalon Streaming FPGA IP 显示 RDC-50002 警告？

说明由于英特尔®Quartus®PrimeProEdition软件版本21.4及更高版本存在一个问题，您可能会看到PCIExpress*的P-tileAvalon®流式传输英特尔®FPGAIP违反以下设计助手规则
神仙约架·2024-02-13 22:58

【INTEL（ALTERA）】为什么altera FPGA主板测试系统报告power的电流读数高

说明您可能会观察到alteraFPGA主板测试系统中电源实用程序显示的高电流值，这与直接连接到电源寄存器时测量的值不同。
神仙约架·2024-02-13 22:27

软件开发项目管理系列-1.PERT按期完工概率计算模型

Note：Step1:将拆解后的任务活动（如有WBS，可直接使用其中的条目）及估计完成时间(3个耗时)按顺序填入蓝色区。Step2:将关键步骤加*（第5列）。另：关键步骤的确定稍微有点复杂，此次建议：简单任务直接估计、复杂任务交给project计算。Step3:填入规定的交付时间(绿色)后，该模型会自动计算按期完成的概率。
爱丽J·2024-02-13 21:16

【Flutter入门到进阶】Dart进阶篇---进阶用法

1.1.2需求在开发项目中碰到需求：将单位为分的数值转换成单位为元的字符串1.1.3常规示例///通常的写法，封装转换方法///封装方法：金额转字符串 保留两位小数String convertPointToUnit
__Yvan·2024-02-13 21:01

基于嵌入式linux开发的“2048”游戏综合设计

学号：17020110019姓名：高少魁【嵌牛导读】本设计将之前提到的在FPGA开发平台上设计的游戏2048移植到了嵌入式开发平台上，利用基于qemu开源软件的虚拟mini2440开发板，使用Framebuffer
Clearlovekui9·2024-02-13 18:29

全定制FPGA硬件电路设计实现最大公约数求取算法（Quartus II）

设计原理及结构方案四、电路设计描述1.32位D触发器2.32位多路选择器3.32位减法器4.32位求余电路5.GCDOUT信号产生电路6.DONE_L信号产生电路五、仿真激励设计方案及电路仿真结构六、设计总结当前，FPGA
2402_82964571林·2024-02-13 17:41

《FPGA至简设计原理与应用》学习笔记2 —— FPGA至简设计原理

课程资源视频：https://www.bilibili.com/video/BV14K4y1u7kH/资料：https://www.aliyundrive.com/s/E9H7Mc5hqhu第1章高效编辑器GVIMGVIM官方的四种操作模式命令模式插入模式可视模式正常模式本课程至简设计法将GVIM分为三种模式：命令模式：只能看代码和发出命令，不能进行文本编辑编辑模式：文本编辑列操作模式：对多行的某
|惜取少年时·2024-02-13 15:06

AMD FPGA设计优化宝典笔记（1）触发器

高亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-13 09:13

AMD FPGA设计优化宝典笔记（2）亚稳态

一亚稳态亚稳态的产生是由于寄存器采样不满足建立时间或保持时间要求导致的，亚稳态的产生是无法避免的，我们能做的只是想办法降低其发生的频率。在跨时钟域设计中，由于时钟域存在跨域，如果不采取手段，则会有很大概率会引入亚稳态。今天看了亚稳态这一章，感觉印象最深刻的是，它对应的是异步的处理，也就是发送的寄存器的时钟是一个，接收寄存器的时钟是另外一个。1单bit的信号如果是一个单比特的信号，那么可以通过让接收
徐丹FPGA之路·2024-02-13 08:12

Java流式编程概念详解

前言大家好，我是chowley，在我之前的开发项目中，涉及到了字符流处理，也就是今天的主角——流式编程。
Chowley·2024-02-12 23:10

FPGA_工程_基于rom的vga显示

一框图二代码修改moduleDisplay#(parameterH_DISP=1280,parameterV_DISP=1024,parameterH_lcd=12'd150,parameterV_lcd=12'd150,parameterLCD_SIZE=15'd10_000)(inputwireclk,inputwirerst_n,inputwire[11:0]lcd_xpos,//lcdho
哈呀_fpga·2024-02-12 18:44

vivado中关于mark_debug综合被优化的问题

vivado中关于mark_debug综合被优化的问题最近项目中到了FPGA验证阶段，使用vivado2010版本百度各种方法去探测想要debug的信号，一些简单的信号，直接在netlist中标记即可，
weixin_37639451·2024-02-12 16:10

AD9689 input clock not detect

网址如下：AD9689inputclocknotdetect-Q&A-High-SpeedADCs-EngineerZone(analog.com)OurFPGAboardhastwoAD9689，oneworksok
jjzw1990·2024-02-12 16:39

JESD204B接口调试记录3 - 总结

六、FPGA工程里JESD204IP如何设置？七、传输层如何解包？
jjzw1990·2024-02-12 16:09

【Vivado】JTAG连着FPGA启动失败问题

问题描述：Vivado2016以后的版本，JTAG连着FPGA并且VivadoHardwareManger打开的情况下，会出现上电后启动失败的问题。
jjzw1990·2024-02-12 16:08

一个Vivado仿真问题的debug

我最近在看Synopsys的MPHY仿真代码，想以此为参考写个能实现PWM-G1功能的MPHY，并应用于ProFPGA原型验证平台。
jjzw1990·2024-02-12 16:37

阿里集团基于 Fluid+JindoCache 加速大模型训练的实践

在计算方面，以GPU和FPGA等异构硬件为例，他们通过短周期的迭代和演进来适应不断变化的需求。阿里集团通过统一调度、统一资源池以及全面弹性等调度手段满足了复杂的计
阿里技术·2024-02-12 15:00

iOS开发项目导入已安装的CocoPods出现的错误解决

终端执行podinstall的时候出现RuntimeError-[Xcodeproj]Unknownobjectversion..........[!]Ohno,anerroroccurred.SearchforexistingGitHubissuessimilartoyours:.........可能的问题及解决：1.xcode版本，与现在CocoaPods的版本不匹配终端执行$geminsta
大信·2024-02-12 13:19

Vitis AI 集成

在设计时兼顾高效率和易用性，充分发挥了XilinxFPGA和ACAP上AI加速的潜力。TVM中当
·2024-02-12 12:42

【Vitis/Vivado】在一台PC上同时调试多块FPGA开发板的方法

参考文献https://support.xilinx.com/s/article/75316?language=en_US问题描述需要对多个开发板之间的数据交互进行调试，而手头只有一台PC（和拓展坞），下文将介绍如何利用仅有的PC连接多个板卡进行单步调试。步骤连接多块开发板到电脑，启动开发板，如果接口不够可以用拓展坞或者只连接JTAG接口，在系统菜单里找到XilinxDesignTools，从中找
wjh776a68·2024-02-12 11:27

Vivado用ILA抓波形保存为CSV文件

将ILA观察到的波形数据捕获为CSV文件，抓10次，把文件合并，把源文件删除运行方法：Vivado的Tclconsole窗口输入命令settcl_dirF:/KLD_FPGA/Code/simsettcl_filenameTCL_ILA_TRIG_V1.2
nomil9·2024-02-12 10:36

你的安卓项目编译要花 10 分钟，如何缩短到 1 分钟？

痛点如果项目的代码库较大，例如大型的安卓开发项目，在构建的时候耗时较长，达到数十分钟甚至更长，分析其原因，其中一部分时间是花在构建上。
JFrog·2024-02-12 06:31

前端开发_Node.js

Node.js概念Node.js是一个跨平台JavaScript运行环境，使开发者可以搭建服务器端的JavaScript应用程序Node.js是前端工程化的基础（前端工程化：开发项目直到上线，过程中集成的所有工具和技术
Rainbow_1991·2024-02-12 06:19

卫星通讯领域FPGA关注技术：算法和图像方面（2）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有MVDR算法、高速基带芯片、RF芯片、毫米波有源相控阵天线、无线AI，以下做了一些基础的调研
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（4）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有5GNTN、多址技术、低轨通信卫星LEO，以下做了一些基础的调研：15GNTN来自《5GNTN
徐丹FPGA之路·2024-02-11 17:12

卫星通讯领域FPGA关注技术：算法和图像方面（1）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有LMS算法、RLS算法、LCMV算法、SAR图像处理，以下做了一些基础的调研：1LMS算法
徐丹FPGA之路·2024-02-11 17:42

卫星通讯领域FPGA关注技术：算法和图像方面（3）

最近关注的公众号提到了从事移动通信、卫星通讯等领域的FPGA、ASIC、信号处理算法等工程师可能需要关注的技术，有通感融合、RNSS授时、惯导，以下做了一些基础的调研：1通感融合1）来自博鳌亚洲论坛·创新报告
徐丹FPGA之路·2024-02-11 17:12

小程序云开发初探(小结)

云开发官方文档一、新建云开发项目新建项目将微信开发助手更新之后，选择云开发模板。项目目录项目目录分为了2
红色火苗·2024-02-11 14:04

[从零开始学习FPGA编程-28]：进阶篇 - 基本组合电路-奇偶校验生成器（Verilog语言版本）

作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊·2024-02-11 08:14

前端Vue上传图片到七牛云&后端Django上传图片到七牛云

目录前言上传方式Vue上传图片到七牛云Django上传图片到七牛云前言在开发项目的时候，经常会用到上传图片的功能，如果把图片全都存放在项目路径下，会导致项目越来越臃肿，因此可以考虑把图片上传交给第三方处理
唐宋缘明卿_cris·2024-02-11 06:38

fpga 需要掌握哪些基础知识？

个人根据自己的一些心得总结一下fpga需要掌握的基础知识，希望对你有帮助。
宸极FPGA_IC·2024-02-11 01:30

13. 串口接收模块的项目应用案例

1.使用串口来控制LED灯工作状态使用串口发送指令到FPGA开发板，来控制第7课中第4个实验的开发板上的LED灯的工作状态。
Dale_e·2024-02-10 21:43

IntelliJ Save Action

在Team开发项目中，都是多人维护一个项目。因此，保持良好的代码规范与风格很重要。IntelliJ默认是自动保存的，因此很多时候修改后就出现：代码没有格式化、存在无用的import。
惟是致良知·2024-02-10 19:22

CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量

如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust·2024-02-10 09:11

平面设计师的工作要求

平面设计师的工作内容：1.根据内容需要，进行平面媒体的版面编排；2.完成平面宣传品的创意设计；3.执行公司开发项目的VI设计发展和导入；4.完成会展、活动的整体布局，灯光舞美、气氛模拟设计；5.完成对照片
花儿与喵·2024-02-10 09:34

Vitis AI 集成

在设计时兼顾高效率和易用性，充分发挥了XilinxFPGA和ACAP上AI加速的潜力。T
HyperAI超神经·2024-02-10 08:33

VS2017/VS2019远程连接Linux服务器开发项目

本文章解决的是在Windows下使用VS2019连接远程Linux服务器，方便进行C/C++开发。微软的virtualstudio20xx系列的IDE一直不能够去开发Linux项目，但是在VS2017及其以后的版本中，是能够远程连接Linux服务器进行Linux项目开发的，下面就使用VS2019进行环境搭建。首先你的IDE必须是VS2017以上的版本！！！如果不是的话先去下载一个吧下载链接Visu
偶然i·2024-02-10 07:02

电力电子技术

5.0简介5.1基本斩波电路5.1.1降压斩波电路BuckChopper5.1.1.1小纹波近似5.1.2升压斩波电路11DC-DC变换器数字控制11.1基于单片机控制11.2基于DSP控制11.3基于FPGA
万码无虫·2024-02-10 06:07

AUTOSAR汽车电子嵌入式编程精讲300篇-基于FPGA和CAN协议2.0B的总线控制器研究与设计（续）

目录3.2寄存器管理模块3.2.1寄存器规划及设计3.2.2BasicCAN模式3.2.3PeliCAN模式
格图素书·2024-02-10 06:55

大数据之是什么?

折叠考试目标通过本考试的合格人员能根据软件开发项目管理和软件工程的要求，按照程序设计规格说明书编制并调试程序，写出程序的相应文档，产生符合标准规范的、实现设计要求的、能正确可靠运行的程序;具有助理工程师
搬运工的IT·2024-02-10 03:33

FPGA实现ISP用于无人车、无人机配送的方案调研

查到一个always奥唯思公司做的用FPGA实现ISP的方案，采用易灵思钛金16nm的FPGATi60F225，通过MIPICSIRX采集图像传感器的数据，在FPGA内部经过一系列复杂的ISP运算后，再通过
徐丹FPGA之路·2024-02-10 00:35
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他