FPGA技术开发

DDR的基本原理

一、软件平台与硬件平台软件平台：1、操作系统：Windows-8.12、开发套件：无3、仿真工具：无硬件平台：1、FPGA型号：无2、DDR3型号：无二、存储器的分类存储器一般来说可以分为内部存储器(内存
wu_shun_sheng·2023-10-13 19:26

自动化测试软件工具,自动化测试工具AutoRunner

官方版查看2.4.530.1830官方版查看2.0.1官方版查看产品可以对以下类型对象进行GUI功能性测试：1Windows类型对象，一般为用C++/Delphi/VB/VFP/PB/.NetForm等技术开发的桌面程序
weixin_39611047·2023-10-13 19:54

DDR3驱动原理与FPGA实现（一、DDR的基本原理）

转自：https://www.cnblogs.com/liujinggang/p/9782796.html一、存储器分类存储器一般来说可以分为内部存储器(内存)，外部存储器(外存)，缓冲存储器(缓存)以及闪存这几个大类。内存也称为主存储器，位于系统主机板上，可以同CPU直接进行信息交换。其主要特点是：运行速度快，容量小。外存也称为辅助存储器，不能与CPU之间直接进行信息交换。其主要特点是：存取速度
liang_xianhui·2023-10-13 19:50

（转载）DDR3驱动原理与FPGA实现

RAM简介RAM(RandomAccessMemory)随机存储器。存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。按照存储信息的不同，随机存储器又分为静态随机存储器（StaticRAM,SRAM)和动态随机存储器（DynamicRAM,DRAM)。静态随机存储器SRAM（StaticRAM）不需要刷
evlpr8·2023-10-13 19:50

免费AutoRunner自动化测试工具

产品可以对以下类型对象进行GUI功能性测试：1Windows类型对象，一般为用C++/Delphi/VB/C#等技术开发的桌面程序。2IE网页对象，一般性的网站，比如大的门户类网站。
iteye_13993·2023-10-13 19:18

AutoRunner 功能自动化测试项目实训之认识自动化测试工具AutoRunner（二）

该测试工具具有如下功能：1.1、Windows类型对相测试，一般为以VB/C、C++、Delpin等技术开发的桌面应用程序。1.2、IE网页对象测试，一般性的网站，比如大的门户网站。
small but strong·2023-10-13 19:46

基于VerilogHDL的学号显示

基于VerilogHDL的学号显示一、准备工作：环境软件：quartusII9.0编写语言：VerilogHDL开发板：CycloneIIFPGA2C70二、功能要求：1）用八个数码管显示；2）学号按照
C_xiaoyaodong·2023-10-13 18:09

MVVM开发模式介绍

什么是MVVM1.2、为什么要使用MVVM1、MVVM1.1、什么是MVVMMVVM（Model-View-ViewModel）是一种软件设计模式，由微软WPF（用于替代WinForm，以前就是用这个技术开发桌面应用程序的
死磕的斯坦张·2023-10-13 15:03

ABeam Recruiting | ABeam旗下艾宾信息技术开发（上海）有限公司 2023届校招正式开启

招聘职位SAP咨询顾问1职位要求：▪日语水平N1及以上,英语6级及以上，良好的听说读写能力；▪专业不限，理工科为佳；▪对ERP咨询行业有浓厚的兴趣，优秀的学习能力。工作内容：▪作为SAP咨询/运维顾问为全球，特别是日本和本土客户提供包括从流程优化，问题解决到运营维护的整套方案。培训安排：2~3个月软技能以及专业知识技能培训。SAP开发工程师2职位要求：▪本科及以上学历，计算机/软件/信息管理/数学
陵门检录·2023-10-13 14:04

ABeam Recruiting | ABeam旗下艾宾信息技术开发（大连）2023届校招正式开启

2023校园招聘艾宾信息技术开发（上海）有限公司大连分公司职位介绍SAP咨询顾问职位要求：•日语水平N1及以上,英语6级及以上，良好的听说读写能力•专业不限，理工科为佳•对ERP咨询行业有浓厚的兴趣，优秀的学习能力工作内容
陵门检录·2023-10-13 14:04

ABeam Recruiting | ABeam旗下艾宾信息技术开发（西安） 2023届校招资讯大放送

ABeamTIURCER招聘艾宾信息技术开发（西安）有限公司BuildBeyondAsOne软件开发工程师招聘人数：2人职位要求1.计算机软件/数学等相关理工类专业本科及以上毕业生。
陵门检录·2023-10-13 14:34

ABeam Recruiting | ABeam旗下艾宾信息技术开发（上海）2024届校招正式开启

艾宾信息技术开发（上海）2024校园招聘2023.10招聘职位JobVacancy初级顾问职位要求：•2024届应届毕业生，本科及以上学历。
陵门检录·2023-10-13 14:25

RPA+LCAP怎么就成了数字化转型的加速器？

技术开发者远离业务，业务人员不懂软件开发；技术架构复杂且数据孤岛林立，业务应用开发周期冗长；企业先期投入巨大，而定制化开发能力低，您的数字化转型是否也面临这一系列挑战？
趣味科技v·2023-10-13 11:54

技术解析：一文看懂 Anolis OS 国密生态

编者注：本文系两位演讲者整理，他们在2021年阿里云开发者大会的「开源操作系统社区和生态分论坛」上带了分享，演讲主题为《国密技术开发与实践》。为国内的基础软件生态添砖加瓦。
阿里云技术·2023-10-13 08:54

FPGA面试题（2）

一.同步复位和异步复位同步复位：当clk有效时，复位才有效。优点：有利于时序分析，防止毛刺现象出现。缺点：复位信号必须大于时钟周期，大部分逻辑器件中D触发器都只有异步复位端口，需要在寄存器数据输入插入组合逻辑，需要考虑组合逻辑延迟因素。异步复位：复位信号与clk无关，只与自身输入信号有关。优点：无需插入组合逻辑，省资源，设计相对简单。缺点：可能不满足建立时间和保持时间要求，容易出现亚稳态，易受毛刺
Álegg xy.·2023-10-13 05:53

FPGA面试题（6）

组合逻辑中：case语句分支不完整；case语句中没有default组合逻辑中：always语句中用if但没有else二.FPGA和C语言有什么联系？Verilog与C语言的区别？
Álegg xy.·2023-10-13 03:40

FPGA面试题（7）

一.解释一下SPI的四种模式01时钟极性CPOL空闲状态为低电平空闲状态为高电平时钟相位CPHA在第一个跳变沿采样在第二个跳变沿采样模式CPOLCPHA描述模式000sclk上升沿采样，sclk下降沿发送模式101sclk上升沿发送，sclk下降沿采样模式210sclk上升沿发送，sclk下降沿采样模式311sclk上升沿采样，sclk下降沿发送我们常用的是模式0和模式3模式0：CPOL=0：空闲
Álegg xy.·2023-10-13 03:07

Spring Cloud 微服务网关GateWay

SpringCloudGateway是Spring官方基于Spring5.0，SpringBoot2.0和ProjectReactor等技术开发的网关，旨在为微服务架构提供一种简单而有效的统一的API路由管理方式
CHENFU_JAVA·2023-10-13 03:31

数字IC/FPGA面试宝典--经典60道例题详解

1.关于亚稳态的描述错误的是（A）A、多用几级寄存器打拍可以消除亚稳态。B、亚稳态是极不稳定的，理论上来讲处在亚稳态的时间可以无限长。C、亚稳态稳定到0或者1，是随机的，与输入没有必然的关系。D、如果数据传输中不满足触发器的建文时间Tsu和保持时间Th，可能产生亚稳态。解析：亚稳态无法消除，只能尽量避免。2.下列关于综合的说法哪项是不正确的（B）A.综合（Synthesis）简单地说就是将HDL代
上园村蜻蜓队长·2023-10-13 03:26

v3学院FPGA/IC设计笔试面试题解析

前言内容来源：https://www.bilibili.com/video/BV1zv411J7hiday11.选C2.选ATPLH是低变高，TPHL是高变低；震荡周期就是：从起始点开始算，又震荡到起始点。两个反相器，相当于没变；5个0.2nsday21.
杰之行·2023-10-13 03:56

FPGA/数字IC实用笔试面试刷题汇总

波形对比比较好用，全部是Verilog编程，适合初学者锻炼代码编程能力（题目全是英文版的）；https://hdlbits.01xz.net/wiki/Main_Page（2）牛客刷题：Verilog刷题，加上FPGA
DengFengLai123·2023-10-13 03:54

FPGA数字IC的Verilog刷题解析基础版03——奇偶校验（奇偶检测）

1.题目用verilog实现对输入的32位数据进行奇偶校验，根据sel输出校验结果（sel=1输出奇校验，sel=0输出偶校验）。`timescale1ns/1nsmoduleodd_sel(input[31:0]bus,inputsel,outputcheck);//*************code***********// //*************code***********//en
DengFengLai123·2023-10-13 03:54

FPGA/数字IC秋招笔试面试005——CDC跨时钟域处理（2022届）【多bit】【异步FIFO】【握手】

多bit跨时钟域（大疆2020数字芯片）下列关于多bit数据跨时钟域的处理思路，错误的有（）A.发送方给出数据，接收方用本地时钟同步两拍再使用；B.发送方把数据写到异步fifo，接收方从异步fifo里读出；C.对于连续变化的信号，发送方转为格雷码发送，接收方收到后再转为二进制；D.发送方给出数据，发送方给出握手请求，接收方收到后回复，发送方撤销数据。答案：A解析：多bit跨时钟域不能简单使用打两拍
DengFengLai123·2023-10-13 03:53

2020年vivo数字IC设计/芯片设计笔试题解析（1）

PDF版可在【FPGA探索者】公众号回复【vivo笔试1】获取。
DengFengLai123·2023-10-13 03:53

FPGA/数字IC秋招笔试面试003——FSM有限状态机、三段式状态机（2022届）

状态机的编码风格包括一段式、两段式和三段式，下列描述正确的是（）A、一段式寄存器输出，易产生毛刺，不利于时序约束；B、二段式组合逻辑输出，不产生毛刺，有利于时序约束；C、三段式寄存器输出，不产生毛刺，有利于时序约束；D、所有描述风格都是寄存器输出，易产生毛刺，有利于时序约束。答案：C解析：（1）一段式：一个always块，既描述状态转移，又描述状态的输入输出，当前状态用寄存器输出；（2）二段式：两
DengFengLai123·2023-10-13 03:23

FPGA/数字IC秋招笔试面试004——FSM有限状态机（Moore 型、Mealy 型）（2022届）

（单选）实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的______。A.状态数目更多B.状态数目更少C.触发器更多D.触发器更少答案：B解析：（1）Mealy型：输出信号不仅取决于当前状态，还取决于输入；（2）Moore型：输出信号只取决于当前状态；Mealy型比Moore型输出超前一个时钟周期，Moore型比Mealy多一个状态。实现相同的功能时:Mealy型比Moor
DengFengLai123·2023-10-13 03:23

数字IC/FPGA面试题目合集解析（一）

数字IC/FPGA面试题目合集解析（一）题目概述题目1，计算题2，计算题3，选择题答案与解析1，计算题2，计算题3，选择题题目概述1，计算题：计算该触发器等效的建立保持时间（西安某Fabless面试笔试题
ty_xiumud·2023-10-13 03:52

基于区块链的 APP 数量已经超 1000 个，区块链3.0将走向何方

几乎所有这些DApp的Web移动解决方案都基于区块链技术开发。区块链技术最初只是比特币的底层技术一种相对简单的系统，其功能有限，人们还需要在它上面加上多层其它的协议才能打造出一个实用平台出来
坐沙发上吧·2023-10-13 00:37

云剪辑解决方案，支持云端剪辑私有化部署

然而，视频制作技术开发部署的成本和复杂性却让许多企业望而却步。为了解决这个问题，美摄科技推出了云剪辑解决方案，这是一款专为企业设计的高效视频剪辑技术服务。
美摄科技·2023-10-13 00:04

简易DDS信号发生器记录

简易DDS信号发生器学习资料：野火升腾Pro《FPGAVerilog开发实战指南——基于XilinxArtix7》2021.11.161.理论知识DDS是直接数字式频率合成器（DirectDigitalSynthesizer
yan__sha·2023-10-12 22:17

高性能计算、并行计算面试题库（含答案）二

A.多核CPUB.GPUC.FPGAD.所有上述选项答案：D2、在多核处理器中，"core"是指：A.内存单元B.处理器单元C.存储单元D.输入/输出单元答案：B3、对称多处理器（SMP）系统的特点是什么
连涨·2023-10-12 21:05

一文读懂嵌入式FPGA，改变芯片设计方式岂是闹着玩的

有了嵌入式FPGA，这个问题便解决了。芯片设计人员在开展项目时，会知道他们在项目期间拥有随时更改RTL的灵活性，这是前所未有的。因为嵌入式FPGA是一种新技术，在开始介绍之前，我们要将其与已经存在了
Hack电子·2023-10-12 18:05

【【萌新的SOC学习之SD卡读写TXT文本实验】】

萌新的SOC学习之SD卡读写TXT文本实验SD卡SecureDigitalCardSD卡的引脚定义我们会用的数据脚就这几个对于我们FPGA其实更会倾向于选择SPI的功能而TF卡相对于SD卡的区别在于SD
ZxsLoves·2023-10-12 18:04

几种嵌入式可编程芯片的简介

这里写目录标题1MCU1.1定义1.2历史发展1.3分类1.4MCU几种常见类型2MPU2.1定义2.2MCU和MPU区别3DSP3.1含义3.2功能特点4FPGA4.1定义4.2特点5CPLD5.1定义
驽马同学·2023-10-12 18:33

超低延时 TCP/UDP IP核

实现以太网协议集当中的ARP、ICMP、UDP以及TCP协议一、概述TCP_IP核是公司自主开发的使用FPGA逻辑搭建的用于10G以太网通信IP。
hexiaoyan827·2023-10-12 18:25

区块链技术开发公司 区块链的开发公司 区块链公司开发

12月13日讯，由中央广播电视总台上海总站举办，欧科云链筹办的以“新基建时期区块链技术颠覆式创新新型智慧城市”为主题风格的“2021中国大城市数字经济的社区论坛·区块链技术分社区论坛”在沪顺利举行。社区论坛上，“链上超级天眼”初次对外开放现身，欧科云链高级副总裁张超当场解读怎样聪慧助警。社区论坛中张超表明：数字经济的基本建设流程中，区块链技术做为最底层技术性没法孤军奋战。谈起区块链技术落地式运用难
weixin_63667654·2023-10-12 14:13

基于FPGA的目标颜色识别追踪三——FIFO（同/异步FIFO）、DDR3

FIFO在数据处理过程中是十分重要的。同步FIFO比较简单，面试过程中手撕代码可能会用到。modulesFIFO#(parameterDATA_WIDTH=8,ADDR_WIDTH=4)(inputclk,inputreset_p,inputwr_en,input[DATA_WIDTH-1:0]wr_data,inputrd_en,outputreg[DATA_WIDTH-1:0]rd_data,
wu小学生·2023-10-12 13:11

数字IC笔面常考，跨时钟域神器。——异步FIFO（简介及手撕代码）

异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《FPGA系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的Verilog代码（强烈建议手敲
IC_Brother·2023-10-12 13:28

Verilog功能模块——异步FIFO

前言FIFO的功能FIFO在FPGA中应用很多，它主要有以下功能：数据缓存，很多时候数据发送速度和数据接收速度并不实时匹配，而在其中插入一个FIFO，来临时存储数据，就能平衡发送和接收速度组合与分解数据
徐晓康的博客·2023-10-12 13:24

RK3588+FPGA+Cameralink高速相机解决方案

1.视频接入，其中可见使用LVDS，红外使用cameralink2.H264低倍率压缩编码本地存储3.H264压缩使用同步422接口或者网口UDP协议输出实时码流4.使用串口进行通讯，进行类似于可见、红外或者激光器或者地面控制软件等之间的通讯5.使用网络连接基于UDP协议的通讯控制6.集成相关光电载荷常用算法a.目标定位、目标测速测向b.目标跟踪c.动目标检测d.电子稳像e.目标检测f......
深圳信迈科技DSP+ARM+FPGA·2023-10-12 12:02

基于Kintex-7 FPGA的CameraLink视频开发案例｜Kintex-7/ZYNQ，支持Base与Full模式

前言CameraLink协议CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议，它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线，其中4对用于并行传输相机控制信号，另外2对用于相机和图像采集卡之间的串行通信(本质就是UART的两根线)。CameraLink标准的视频传输模式分为三种：Base模式
Tronlong创龙·2023-10-12 12:00

CAMERALINK通信应用

在此提前说明下，CAMERALINK传输过程中皆为差分通信，可以直接连接至FPGA，也可以通过芯片转换为单端再连接FPGA。Cameralink接口说明：具体详细说明CC1：外
Eidolon_li·2023-10-12 12:26

FPGA面试题（3）

一.FPGA和CPLD区别FPGA：现场可编程门阵列CPLD：复杂可编程逻辑器件二.多位异步信号如何同步单比特异步信号慢时钟域->快时钟域：同步打拍快时钟域->慢时钟域：先拓展位宽再同步打拍多比特异步信号
Álegg xy.·2023-10-12 11:08

FPGA面试题（4）（跨时钟域处理）

跨时钟域处理方法慢->快快->慢单bit在快时钟域同步打拍，将信号同步到快时钟域展宽后同步打拍多bit异步FIFO异步FIFO+握手信号一.打两拍适用于单bit跨时钟域处理所谓的打两拍就是定义两级寄存器实现延时那为什么是打两拍，不是打一拍，打三拍？打拍的作用：第一拍是异步信号转同步信号，第二拍及以后是防止亚稳态传递。理论来说，打两拍也不是完全消除亚稳态，只是降低了亚稳态出现的概率。触发器进入亚稳态
Álegg xy.·2023-10-12 11:08

FPGA面试题（5）

一.FPGA可以综合实现为RAM/ROM/CAM的三种资源及注意事项三种资源：BLOCKRAM，触发器（FF），查找表（LUT）注意事项：1.生成RAM，首选BLOCKRAM。
Álegg xy.·2023-10-12 11:08

【PCIE720】基于PCIe总线架构的高性能计算（HPC）硬件加速卡

PCIE720是一款基于PCIExpress总线架构的高性能计算（HPC）硬件加速卡，板卡采用Xilinx的高性能28nm7系列FPGA作为运算节点，在资源、接口以及时钟的优化，为高性能计算提供卓越的硬件加速性能
北京青翼科技·2023-10-12 11:02

FPGA project ： flash_erasure

SPI是什么：SPI（SerialPeripheralInterface，串行外围设备接口）通讯协议，是Motorola公司提出的一种同步串行接口技术，是一种高速、全双工、同步通信总线，在芯片中只占用四根管脚用来控制及数据传输。应用：EEPROM、Flash、RTC、ADC、DSP等。优缺点：全双工通信，通讯方式较为简单，相对数据传输速率较快；没有应答机制确认数据是否接收，在数据可靠性上有一定缺陷
warrior_L_2023·2023-10-12 11:30

YashanDB向量化执行引擎如何给海量数据分析提速

作者介绍：李伟超，数据库系统架构师，YashanDB架设技术开发负责人，10年以上数据库内核技术开发经验。*全文4510个字，阅读时长约11分钟。
YashanDB·2023-10-12 10:15

论Oracle兼容性，我们需要做什么

作者介绍：王海峰，数据库系统架构师，YashanDBSQL开发负责人，10年以上数据库内核技术开发经验。Oracle兼容性是目前国产数据库的关键任务之一，其直接影响到商业迁移的成本和竞争力。
YashanDB·2023-10-12 10:07

银行发展区块链技术会有什么新火花？

而经营范围为“金融科技相关技术开发、技术咨询、技术转让、技术服务;金融科技相关系统建设与运行维护”。正文：为何央行要布局区块链？虽然如今“人工智能”“大数据”技术成为技术的大热。然而,商业银行
pulsarz·2023-10-12 09:25
上一页 54 55 56 57 58 59 60 61 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他