E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA技术汇总
FPGA
学习记录（1）＜使用
FPGA
实现5分频＞
目录一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间2、为什么需要建立时间与保持时间3、如何解决亚稳态以及方式亚稳态的传播二、系统最高时钟频率计算&流水线思想1、系统最高频率2、流水线思想三、Verilog语言实现一个频占比达50%的5分频1、n.v2、testbench.v3、仿真波形一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间建立时间：触发器在时钟上升沿到来之前，数据输
雨觞醉月
·
2023-11-09 11:54
FPGA学习手册
fpga
通用奇数分频
FPGA
设计
奇数分频
FPGA
设计--完整Verilog程序为CSDN资源的clk_div3模块部分核心程序：仿真结果：小结：上述程序思路。
时间看得见
·
2023-11-09 11:22
基于FPGA的基础程序设计
FPGA
Verilog
奇数分频
【
FPGA
学习】时钟分频
概况：用一个频率块的时钟产生一个频率小的时钟实验目的：掌握任意就分频的写法原理：一般来说开发板上面只有一个晶振，即只有一种时钟频率，但是我们有时候需要用到不同频率的时钟，若想要更慢的时钟，则可以将该固定的是何种进行分频，若想要更快的时钟，则可以在这个固定的时钟上进行倍频。无论是分频还是倍频，我们都有两种方法，一种你是使用pll核，另外一种是手动用veriloghdl描述。（适用于整数比的分频），只
jkgkj
·
2023-11-09 11:19
Spartan-6
fpga开发
学习
5分频【
FPGA
】
所以数据对齐晶振。从第一个晶振开始：5分频：2.5晶振高电平，2.5晶振低电平clk1是3+2clk2是2+3需要clk2下降沿【拉低】clk1上升沿【拉高】clk_out=clk1&clk2;推荐5分频：
cfqq1989
·
2023-11-09 11:12
FPGA
fpga开发
数字通信和
fpga
概述——杜勇版本学习笔记
1数字通信处理流程脉冲调制是每个数字通信系统中间必不可少的环节，通常是使用升余弦滚降滤波器来实现。超外差接收机原理是利用本地产生的振荡波与输入信号混频，将输入信号频率变换为某个预先确定的频率的方法。超外差原理最早是由E.H.阿姆斯特朗于1918年提出的。在射频部分，射频输入信号经预选、整流、放大，最后转换成10.7MHz第一中频。数字解调是数字通信系统中最核心的部分，主要涉及滤波器的设计，同步系统
暴龙战士~
·
2023-11-09 09:55
fpga算法设计
学习
笔记
FPGA
配置采集AR0135工业相机，提供2套工程源码和技术支持
目录1、前言免责声明2、AR0135工业相机简介3、我这里已有的
FPGA
图像处理解决方案4、设计思路框架AR0135配置和采集图像缓存视频输出5、vivado工程1–>Kintex7开发板工程6、vivado
9527华安
·
2023-11-09 09:25
菜鸟FPGA图像处理专题
fpga开发
AR0135
FPGA
高端项目：图像采集+GTX+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持
目录1、前言免责声明本项目特点2、相关方案推荐我这里已有的GT高速接口解决方案我这里已有的以太网方案3、设计思路框架设计框图视频源选择OV5640摄像头配置及采集动态彩条视频数据组包GTX全网最细解读GTX基本结构GTX发送和接收处理流程GTX的参考时钟GTX发送接口GTX接收接口GTXIP核调用和使用数据对齐视频数据解包图像缓存UDP数据组包UDP协议栈UDP协议栈数据发送IP地址、端口号的修改
9527华安
·
2023-11-09 09:45
FPGA
GT
高速接口
菜鸟FPGA以太网专题
菜鸟FPGA图像处理专题
fpga开发
udp
架构
GTX
QT
高速接口
Verilog 学习第二节（设计一个以1s频率闪烁的LED灯）
设计一个以1s频率闪烁的LED灯（亮灭各500ms）思考步骤：
fpga
开发板上默认的时钟频率是50MHz，就是20ns闪烁一次，若要完成500ms闪烁一次的话就需要进行计数，500ms/20ns=25000000
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
混沌算法的研究
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------混沌是决定论非线性系统中既普通存在又极其复杂的现象
fpga和matlab
·
2023-11-09 00:41
MATLAB
板块21:混沌
混沌
混沌吸引子
matlab矩形脉冲信号_通信数字信号处理基本知识
欢迎
FPGA
工程师加入官方微信技术群点击蓝字关注我们
FPGA
之家-中国最好最大的
FPGA
纯工程师社群1、符号能量问题请问各位大虾，像4QAM，16QAM，32QAM，64QAM调制每符号平均能量怎么求解
weixin_39943799
·
2023-11-08 20:52
matlab矩形脉冲信号
用基本信号画出如下的信号
研究生电类综合实验（A1）-NJUST
研究生电类综合实验（A1）-NJUST摘要一、实验器材1、
FPGA
2、DE2-115开发板2.1开发板资源2.2ControlPanel工具2.3DE2-115开发板3、A/D、D/A开发板二、实验内容
在梦里-119
·
2023-11-08 20:48
fpga
嵌入式硬件
几款国产
FPGA
系列器件参数汇总
1.高云半导体
FPGA
器件型号逻辑查找表RAM资源I/O资源pll触发器资源嵌入式内核易失性价格晨熙系列GW2A_1820736868Kbits3844155520GW2A_55547202626Kbits6086410400GW2AR
老王学FPGA
·
2023-11-08 20:34
fpga开发
verilog
嵌入式硬件
产品运营
图像处理
【紫光同创国产
FPGA
教程】【PGC1/2KG第七章】7.数字钟实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:27
fpga开发
FPFA
fpga开发
【紫光同创国产
FPGA
教程】【PGC1/2KG第五章】序列检测器实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:57
FPFA
fpga开发
fpga
紫光同创PGC1KG-LPG100 / PGC2KG-LPG100开发套件|盘古1K/2K开发套件
本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处盘古1K/2K开发套件是基于紫光同创
FPGA
开发平台的开发套件，以紫光同创Compa系列PGC1KG-LPG100/
小眼睛FPGA
·
2023-11-08 20:57
FPFA
fpga开发
fpga开发
fpga
【紫光同创国产
FPGA
教程】【PGC1/2KG第三章】键控彩灯实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:57
FPFA
fpga开发
fpga
【紫光同创国产
FPGA
教程】【PGC1/2KG第四章】数码管动态显示实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:57
fpga开发
【紫光同创国产
FPGA
教程】【PGC1/2KG第二章】LED流水灯实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:27
fpga开发
【紫光同创国产
FPGA
教程】【PGC1/2KG第一章】控制LED灯实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:26
fpga开发
fpga
【紫光同创国产
FPGA
教程】【PGC1/2KG第六章】密码锁实验例程
版权归本公司所有，如需转载，需授权并注明出处适用于板卡型号：紫光同创PGC1/2KG开发平台（盘古1K/2K）一：盘古1K/2K开发板（紫光同创PGC2KG开发平台）简介盘古1/2K开发板是一套基于紫光
FPGA
小眼睛FPGA
·
2023-11-08 20:23
fpga开发
FPFA
fpga开发
Python - 面向现实世界的人脸复原 GFP-GAN 简介与使用
目录一.引言二.GFP-GAN简介1.GFP-GAN数据2.GFP-GAN架构3.GFP-GANInWave2Lip三.G
FPGA
N实践1.环境搭建2.模型下载3.代码测试4.测试效果四.总结一.引言近期
BIT_666
·
2023-11-08 10:09
深度学习
Python
wave2lip
gfp-gan
图像修复
视觉SLAM十四讲读书笔记（2）P10-P27
单元Q：什么是双目相机Q：什么是轮式编码器Q：什么是深度相机Q：什么是全景相机Q：什么是事件相机Q：什么是视差Q：什么是尺度Q：什么是尺度不确定性Q：什么是运动恢复Q：什么是基线Q：GPU加速是什么，
FPGA
嘉子的秃头日记
·
2023-11-08 07:34
视觉SLAM十四讲读书笔记
计算机视觉
图像处理
fpga
学习——移位寄存器
1.移位寄存器代码moduleex_shift(inputwirelvds_clk,inputwirerst,inputwirelvds_d,outputreg[7:0]lvds_o);reg[7:0]shift_reg;//用于存储串转并的数据reg[2:0]cnt;regs_flag_dy1,s_flag_dy2;regs_flag;//位拼接符：{7'b1010_000,3'b010}---
鱼没有脚.
·
2023-11-08 02:20
FPGA语法学习
fpga开发
学习
FPGA
的元素组件
注意：关于
FPGA
的元素这一块儿内容，稍有出入。
JiaYu嵌入式
·
2023-11-08 02:14
嵌入式底层
嵌入式学习
物联网
fpga开发
嵌入式硬件
学习
汇编
物联网
stm32
基础设计一——
FPGA
学习笔记＜2＞
目录零.设计流程一.按键点亮LED灯1.硬件资源2.项目设计3.波形设计4.创建Vivado工程编辑添加设计文件添加仿真文件5.引脚约束6.生成比特流文件7.下载验证8.程序固化二.多路选择器1.实现方法always中if-else实现方法always中case实现方法编辑assign中条件运算符（三元运算符）实现方法2.仿真三.译码器1.实现方法2.仿真四.半加器1.实现2.仿真五.层次化设计1
switch_swq
·
2023-11-08 00:28
FPGA
学习笔记
学习
笔记
关于小白如何学
FPGA
这件事
关于小白如何学
FPGA
这件事注意点：如果输入信号在最终没有输出，verilog是不会各这个信号分配资源的。
奈奎斯特不稳定
·
2023-11-08 00:26
FPGA
FPGA
实现蜂鸣器播放音乐实验，以儿歌《两只老虎》为例
**
FPGA
实现蜂鸣器播放音乐**实现功能：开发板上电后，通过蜂鸣器播放《两只老虎》。
又菜又爱玩的东哥
·
2023-11-08 00:50
编辑器
fpga开发
Xilinx
FPGA
SPIx4 配置速度50M约束语句（Vivado开发环境）
qspi_50m.xdc文件：set_propertyBITSTREAM.GENERAL.COMPRESSTRUE[current_design]set_propertyBITSTREAM.CONFIG.SPI_BUSWIDTH4[current_design]set_propertyBITSTREAM.CONFIG.CONFIGRATE50[current_design]set_property
whik1194
·
2023-11-07 22:18
ISE
Vivado
MicroBlaze系列教程
FPGA
Xilinx
MicroBlaze
Vivado
CPLD
基于
FPGA
异构计算快速构建高性能图像处理解决方案
FPGA
与CPU相比进一步强化了算力，尤其适合各类并行化计算；而与GPU相比，其更细粒度及灵活的并行化及流水线控制天然的对复杂算法有更强的适应性，能够充分发挥出算力优势，从而带来计算效率的提升。
LiveVideoStack_
·
2023-11-07 22:46
FPGA
：下一代机器人感知处理器
FPGA
：下一代机器人感知处理器作者简介：刘少山，PerceptIn公司联合创始人。加州大学欧文分校计算机博士，研究方向包括智能感知计算、系统软件、体系结构与异构计算（
FPGA
、GPU）。
GaryGao99
·
2023-11-07 22:41
FPGA
FPGA
HPC
如何做到一套
FPGA
工程无缝兼容两款不同的板卡？
试想这样一种场景，有两款不同的
FPGA
板卡，它们的功能代码90%都是一样的，但是两个板卡的管脚分配完全不同，一般情况下，我们需要设计两个工程，两套代码，之后还需要一直维护两个版本。
whik1194
·
2023-11-07 22:10
ISE
Vivado
MicroBlaze系列教程
fpga开发
FPGA
Xilinx
MicroBlaze
ARM
工业通讯 | Soc-e在
FPGA
上为任务关键型应用量身定制的IEEE 1588感知以太网交换机
摘要现代
FPGA
和可重配置平台的长期供应，灵活性和集成能力已使这些器件成为航空航天和国防市场上新型嵌入式设备的首选技术。
虹科电子科技
·
2023-11-07 21:27
工业通讯
fpga
以太网
交换机
基于
FPGA
的数字时钟系统设计
在
FPGA
的学习中，数字时钟是一个比较基础的实验案例，通过该实验可以更好的锻炼初学者的框架设计能力以及逻辑思维能力，从而打好坚实的基本功，接下来就开始我们的学习吧！
战斗的青春岁月
·
2023-11-07 16:10
FPGA学习
fpga开发
基于
FPGA
的IIC程序设计
IIC通信协议在实际的工程项目中应用很多，作为一名
FPGA
工程师是必须要掌握IIC，下面就开始学习吧，let'sgo！
战斗的青春岁月
·
2023-11-07 16:10
FPGA学习
fpga开发
基于
FPGA
的奇数分频器设计
基于
FPGA
的奇数分频设计在数电系统的设计中，分频器是一种应用广泛的电路，其功能就是对高频信号进行分频的。分频器的本质上就是加法计数器，其计数值是由分频系数N=F_IN/F_OUT决定的。
战斗的青春岁月
·
2023-11-07 16:40
FPGA学习
fpga开发
基于
FPGA
的小数计算学习
1.前言在展开学习之前，我先回答网友的一些提问，问题如下所示：No.1：ARM、DSP、
FPGA
到底学习哪个好？
战斗的青春岁月
·
2023-11-07 16:39
FPGA学习
基于FPGA的小数学习
基于
FPGA
的分频器设计
分频器介绍在数电系统设计中，分频器的应用非常的广泛，它的功能就是对高频率的信号进行分频。分频器的本质上是加法器的演变，其计数值由分频系N=fin/fout决定，分频器输出的不是普通的计数值，而是根据分频系数对输出信号高低电平进行控制。分频器常用于数字电路中的时钟分频，用以得到较低的时钟信号、选通信号、中断信号等。分频器在公司的笔试题是必考题，这里我们主要介绍几种分频器，偶数分频、奇数分频。偶数分频
战斗的青春岁月
·
2023-11-07 16:39
FPGA学习
基于FPGA的分频器设计
基于
FPGA
的CLAHE图像增强算法设计
参考文献《基于
FPGA
的自适应直方图均衡算法的研究与实现》最近终于有时间可以写点东西了，跟网友聊天，希望我能把
FPGA
实现CLAHE算法写点东西，我简单的写了些，希望能给大家学习提供点思路。
战斗的青春岁月
·
2023-11-07 16:39
FPGA学习
fpga开发
算法
matlab
基于
FPGA
的模板匹配红外目标跟踪算法设计
文献中对该算法的评价很高，满足制导系统的实时性要求，用
FPGA
实现该算法具有运算速度快，可靠性高，功耗低等优势。鉴于文献对
FPGA
实现该算法的评价这么高，作为一名
FPGA
工程师肯定要把它搞出来。
战斗的青春岁月
·
2023-11-07 16:58
FPGA学习
fpga开发
ZYNQ_project:led
synthesis综合：综合的过程是由
FPGA
综合工具箱HDL原理图或其他形式源文件进行分析，进而推演出由
FPGA
芯片中底层基本单元表示的电路网表的过程。通俗的讲就是将自己的设计映射到
FPGA
中。
warrior_L_2023
·
2023-11-07 12:48
正点原子领航者7020
fpga开发
FPGA
时序约束之Quarters_TimeQuest Timing Analyzer 初篇
FPGA
时序分析工具上手今天课程主体：完成时序分析和约束的基本流程，认识用到的工具和软件。1.利用QuartusII查看运行最高频率对于一个代码，问：这个代码能够运行在多高的时钟频率。
小小低头哥
·
2023-11-07 09:54
小梅哥FPGA时序约束与分析
fpga开发
FPGA
时序分析与约束（10）——生成时钟
一、概述最复杂的设计往往需要多个时钟来完成相应的功能。当设计中存在多个时钟的时候，它们需要相互协作或各司其职。异步时钟是不能共享确定相位关系的时钟信号，当多个时钟域交互时，设计中只有异步时钟很难满足建立和保持要求。我们将在后面的内容中介绍这部分问题，同步时钟则会共享固定相位关系。往往同步时钟产生自同一个时钟源。如今的Soc在同一个芯片内包含多种异构设备。同一个芯片内可能包含高速的处理器和低速的存储
apple_ttt
·
2023-11-07 09:18
关于时序分析的那些事
fpga开发
fpga
时序约束
【
FPGA
】串口通信UART
文章目录一、UART串口通信一、基本概念二、串口数据三、了解波特率二、串口UART思路设计三、代码部分一、串口接收模块二、串口发送模块四、串口回环实验五、仿真验证六、上板验证七、总结一、UART串口通信一、基本概念串口是串行接口（serialport）的简称，也称为串行通信接口或COM接口。串口通信是指采用串行通信协议（serialcommunication）在一条信号线上将数据一个比特一个比特地
EPCCcc
·
2023-11-07 07:28
FPGA
fpga开发
uart
异构融合计算技术白皮书（2023年）研读1
读到工业和信息化部电子第五研究所所做的《异构融合计算技术白皮书（2023年）》，我关注的重点是
FPGA
与异构计算。
danxutj
·
2023-11-06 16:10
FPGA
异构计算
fpga开发
异构融合计算技术白皮书（2023年）研读3
读到工业和信息化部电子第五研究所所做的《异构融合计算技术白皮书（2023年）》，我关注的重点是
FPGA
与异构计算。续前篇，前篇为第1至4点。
danxutj
·
2023-11-06 16:10
FPGA
异构计算
fpga开发
AMD低时延电子交易加速卡调研
xilinx）AlveoUL3524加速卡的介绍，它是2023年9月底刚推出的面向超低时延电子交易应用设计的新款金融科技（fintech）加速卡，看介绍是为自营交易所、做市商、对冲基金、经纪商和交易所提供一流的
FPGA
danxutj
·
2023-11-06 16:04
FPGA
异构计算
fpga开发
【正点原子
FPGA
连载】第四章Quartus II软件的安装和使用 -摘自【正点原子】新起点之
FPGA
开发指南_V2.1
id=6097589511132）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-300792-1-1.html3）对正点原子
FPGA
感兴趣的同学可以加群讨论
正点原子
·
2023-11-06 12:29
嵌入式
fpga开发
单片机
嵌入式硬件
【正点原子
FPGA
连载】第三十四章RGB-LCD触摸屏实验 -摘自【正点原子】新起点之
FPGA
开发指南_V2.1
id=6097589511132）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-300792-1-1.html3）对正点原子
FPGA
感兴趣的同学可以加群讨论
正点原子
·
2023-11-06 12:58
嵌入式
fpga开发
单片机
嵌入式硬件
FPGA
纯逻辑资源实现SDI视频解码，提供工程源码详解和技术支持
一是使用专用编解码芯片，比如典型的接收器GS2971，发送器GS2972，优点是简单，比如GS2971直接将SDI解码为并行的YCRCB，缺点是成本较高，可以百度一下GS2971的价格；另一种方案是使用
FPGA
9527华安
·
2023-11-06 10:55
菜鸟FPGA图像处理专题
FPGA编解码SDI视频专题
fpga开发
SDI
SDI解码
图像处理
FPGA解码SDI
FPGA
高端项目：图像缩放+GTP+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持
目录1、前言免责声明本项目特点2、相关方案推荐我这里已有的GT高速接口解决方案我这里已有的以太网方案我这里已有的图像处理方案3、设计思路框架设计框图视频源选择ADV7611解码芯片配置及采集动态彩条跨时钟FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择GTP全网最细解读GTP基本结构GTP发送和接收处理流程GTP的参考时钟GTP发送接口GTP接收接口GTPIP核调用和使用数据对齐视
9527华安
·
2023-11-06 10:19
FPGA
GT
高速接口
菜鸟FPGA以太网专题
菜鸟FPGA图像处理专题
fpga开发
udp
图像缩放
高速接口
以太网
视频传输
QT
上一页
29
30
31
32
33
34
35
36
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他