FPGA技术馆

移动FPGA使用Verilog图像处理verilator模拟和ice40执行

该项目围绕一个中央图像处理模块image_processing.v展开，该模块可以包含在使用verilator的模拟环境中，也可以包含在ice40Ultraplusfpga的top.v中。
亚图跨际·2024-01-02 00:50

Verilog视频信号图形显示 FPGA(iCE40)

您需要一块带视频输出的FPGA板。我们将在640x480下工作，几乎任何视频输出都可以在此像素工作。它有助于轻松地对FPGA板进行编程并相当熟悉Verilog。
亚图跨际·2024-01-02 00:17

正点原子FPGA学习笔记1——搭建一个时钟IP核，基于达芬奇开发板 A7

目录实验要求:1.电荷泵锁相环(CPPLL)，重要名词：PFD、CP、LF、VCO2.AXI4-Lite协议、DRP接口——动态调整输出时钟频率的作用3.查看时钟输出实验要求:正点原子，利用时钟IP核，得到4个时钟输出：1.电荷泵锁相环(CPPLL)，重要名词：PFD、CP、LF、VCO学习文章地址：http://t.csdn.cn/SYGIr2.AXI4-Lite协议、DRP接口——动态调整输出
Sean--Lu·2024-01-01 23:52

数字逻辑与计算机设计实验 FPGA数字钟(Verilog)

改自wolai笔记FPGA数字钟(Verilog)项目源代码已上传至github：houhuawei23/DDCA_2022目录实验9FPGA数字钟实验分析：实现思路：硬件支持：硬件描述语言代码编写：1
华仔142·2024-01-01 23:52

FPGA项目（13）——基于FPGA的电梯控制系统

随着EDA技术的发展，FPGA已广泛应用于各项电子设计中，本设计即利用FPGA来实现对电梯控制系统的设计。
嵌入式小李·2024-01-01 23:22

fpga加载程序慢_FPGA设计经验谈 —— 10年FPGA开发经验的工程师肺腑之言

FPGA设计经验谈——10年FPGA开发经验的工程师肺腑之言2014年08月08日作者：friends从大学时代第一次接触FPGA至今已有10多年的时间。
张腾岳·2024-01-01 23:22

基于Basys3设计的FPGA多功能电子琴

基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告文章目录基于Basys3设计的多功能电子琴——复旦大学《数字逻辑基础(H)》2022年秋设计报告一，项目简介1.1项目描述1.2项目背景1.3独立设计声明二，硬件设计思路2.1Basys3开发板2.1.1琴键分配——参考古筝2.1.2模式选择开关2.1.3总体分配图2.2VGA2.3蜂鸣器三，代码编写思路3.1
冯之烨·2024-01-01 23:51

FPGA/数字IC手撕代码8——秒表计数器

深度学习/机器视觉/数字IC/FPGA/算法手撕代码目录总汇目录秒表计数器1.程序2.测试3.仿真结果4.分析
fpga和matlab·2024-01-01 23:21

FPGA项目（14）——基于FPGA的数字秒表设计

1.功能设计设计内容及要求:1.秒表最大计时范围为99分59.99秒2.6位数码管显示，分辨率为0.01秒3.具有清零、启动计时、暂停及继续计时等功能4.控制操作按键不超过二个。2.设计思路所采用的时钟为50M，先对时钟进行分频，得到100HZ频率的信号，然后在该信号的驱动下，对秒表的各个单位进行累加分频的代码为：modulefenpin(inputclk_in,//输入的时钟50Minputrs
嵌入式小李·2024-01-01 23:19

【2023年终总结】 | 时光之舟：乘载着回忆与希望穿越2023，抵达2024

文章目录1回忆2希望1回忆2023年对我来说是非常梦幻的一年，我在2023年初的时候确认去做AI方向，在这之前我尝试了前端开发，移动App开发，云FPGA等方向，但是感觉自己都不是很喜欢，然后就开始尝试新的方向
Qodi·2024-01-01 19:01

LMX2571 芯片配置Verliog SPI驱动

前言本实验使用ZYNQ的PL(FPGA)对LMX2571芯片进行配置，以下连接为相关的原理和软件使用资料。
伊丽莎白鹅·2024-01-01 17:09

Intel金融加速卡计算库及FPGA期权定价应用

作者：喻伟东方证券FPGA加速应用负责人/黄琦IntelFPGA金融加速产品经理联系邮箱：[email protected]/个人微信号：yuwei_1119近年来，在互联网、大数据、人工智能和云计算为代表的现代科技迅猛发展下
yuwei1119·2024-01-01 17:52

FPGA时序分析与约束（0）——目录与传送门

一、简介关于时序分析和约束的学习似乎是学习FPGA的一道分水岭，似乎只有理解了时序约束才能算是真正入门了FPGA，对于FPGA从业者或者未来想要从事FPGA开发的工程师来说，时序约束可以说是一道躲不过去的坎
apple_ttt·2024-01-01 13:23

常见时钟约束（源同步）

FPGA和外部芯片的同步通信接口，根据时钟来源可以分为系统同步接口和源同步接口。FPGA与外部芯片之间的通信时钟都由外部同一时钟源（系统时钟）产生时，称为系统同步接口。
be to FPGAer·2024-01-01 12:17

基于FPGA的时钟（简易版）

实现功能：1.上电后从00-00-00开始计时；2.通过串口可以改变时钟，同时以修改后的数值为基础继续计时；欢迎大家一起探讨！！！//-----------------------------------------------------------------------------//Copyright(c)2022-2023Allrightsreserved//--------------
be to FPGAer·2024-01-01 12:17

Tri Mode Ethernet MAC的配置及使用

以太网技术是当今被广泛应用的网络技术之一，XilinxFPGA提供了可参数化、灵活配置的千兆以太网IPCore解决方案，可以实现以太网链路层和物理层的快速接入。
卖红薯的小孩·2024-01-01 02:47

FPGA平台以太网学习：涉及1G/2.5G Ethernet 和Tri Mode Ethernet MAC两个IP核的学习记录（二）——IP学习使用

文章目录一、传输速率二、网口标准选择三、核功能选择四、共享逻辑五、总结（重点）  学习不能稀里糊涂，要学会多思考，发散式学习以及总结：  FPGA作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节
FPGA_青年·2024-01-01 02:44

FPGA平台以太网学习：涉及1G/2.5G Ethernet 和Tri Mode Ethernet MAC两个IP核的学习记录（三）——接口与框架

文章目录一、IP核接口介绍二、框架搭建学习不能稀里糊涂，要学会多思考，发散式学习以及总结：  FPGA作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节(用hdl还是hls，用啥芯片，用啥接口
FPGA_青年·2024-01-01 02:44

FPGA平台以太网学习：涉及1G/2.5G Ethernet 和Tri Mode Ethernet MAC两个IP核的学习记录（四）——实例仿真分析

文章目录一、时钟二、复位三、配置（回环测试还是外接）四、状态（链路状态）五、数据、使能  学习不能稀里糊涂，要学会多思考，发散式学习以及总结：  FPGA作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节
FPGA_青年·2024-01-01 02:44

FPGA平台以太网学习：MAC与PHY间通信

文章目录一、物理层PHY介绍二、SGMI在以太网中的应用三、以太网中使用GT高速接口一、物理层PHY介绍1、PHY（物理层）：  MII/GMI/RMII/RGMII/SGMIII（介质独立接口子层），PLS/PCS（物理编码子层），PMA（物理介质连接子层），PMD（物理介质相关子层），AN（自动协商），MDI（媒介相关接口）。2、PLS/PCS（物理编码子层）：  (PLS)对MAC给的信息进
FPGA_青年·2024-01-01 02:14

FPGA——HC-05蓝牙串口实验

HC-05蓝牙模块买来的模块背面就长这样子，总共有六个引脚，实际只用四个脚（RXD、TXD、GND和VCC）就可以进行数据的收发，以默认的9600bps的波特率，由于目前项目对速度要求不高，因此也没有深入研究AT指令等。关于蓝牙模块的协议其实就是一个串口协议，在蓝牙配对成功后，就相当于以无线的方式进行串口通信。关于串口协议可参考我之前的一篇博客：串口回环蓝牙串口实验做这个实验的目的就是更好地理解蓝
Spider X·2024-01-01 02:13

ZYNQ使用Tri Mode Ethernet MAC千兆网光通信

一，原理SFP接口的FPGA开发板可以通过安装SFP转RJ45模块或者直接通过光纤进行以太网通信。
寒听雪落·2024-01-01 02:12

基于低功耗蓝牙和微信小程序的门禁系统(FPGA课设设计)

基于低功耗蓝牙和微信小程序的门禁系统(FPGA课设设计)文章目录基于低功耗蓝牙和微信小程序的门禁系统(FPGA课设设计)一、低功耗蓝牙(BLE)的配置和与FPGA通信代码1.1低功耗蓝牙的介绍及配置1.2
A DOG BY MY SIDE·2024-01-01 02:11

FPGA--ZCU106通过SFP+/SGMII模块传输数据-第一讲（全网唯一）

1引言距离上次文章已经过去了一个半月，但并没有停止研究fpga的脚步，今天给大家带来的是基于ZCU106开发板的通过SFP+/SGMII口通过光纤或网线与PC机传输数据的内容，本系列教程计划写三篇，如有不对之处还请海涵
发光的沙子·2024-01-01 02:10

8—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—寻迹模块、寻光模块、跟随模块

目录1.寻迹模块2.寻光模块3.跟随模块1.寻迹模块寻迹模块的实现需要两个TCRT5000传感器。简单地说，检测到黑线输出低电平，检测到白线输出高电平。因此两个TCRT5000放在黑色地面的白线循迹线左右，左边检测到白线左转，右边检测到白线右转，都是黑的前进，都是白线停止。算法比较容易实现。OUT信号输出，黑色为0，白色为1VCC5V供电GND接地代码如下：//寻迹模式elseif(data==8
贡橙小白鼠·2024-01-01 02:38

9—基于FPGA(ZYNQ-Z2)的多功能小车—拓展功能—OpenMV的色块识别

由于之前的红外遥控已经外接了Arduino，因此我依然借助Arduino对红绿蓝进行编码，使用两个IO实现信息传递，在FPGA上进行译码，最后根据对应的信息实现数码管显示。流程如下:2
贡橙小白鼠·2024-01-01 02:38

1—基于FPGA(ZYNQ-Z2)的多功能小车—硬件设计—电源模块

目录1.稳压模块设计1.1LM317可调稳压1.2LM2596-5V1.3AMS1117-3.3V2外围电路设计3.电源模块原理图1.稳压模块设计我们的小车使用7.4V的锂电池供电，无法直接为各模块和FPGA
贡橙小白鼠·2024-01-01 02:08

2—基于FPGA(ZYNQ-Z2)的多功能小车—硬件设计—电机驱动模块(TB6612FNG)

目录1.驱动电路2.TB6612FNG介绍3.电路原理图1.驱动电路FPGA的引脚电流都比较小，一般为几十微安，但是驱动电机的电流远大于此。因此需要一个电机驱动模块来作为桥梁，连接FPGA与电机。
贡橙小白鼠·2024-01-01 02:08

4—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—电机驱动模块

我使用的FPGA是Xilinx的PYNQ-7020（ZYNQ-Z2），在Vivado2018.3平台使用Verilog进行编程。
贡橙小白鼠·2024-01-01 02:08

10—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—顶层代码

在之前的文章中具体控制代码已经全部进行了分析与解释，顶层模块进行模块的输入输出的定义、内部变量的定义、模块的实例化与蓝牙信号的判断。代码如下：moduletop_modlue(inputclk,//系统时钟inputreset,//复位按键inputrx,//蓝牙接收inputwire[3:0]signal,//红外信号inputwireEcho,//超声波接收input[3:0]track,//
贡橙小白鼠·2024-01-01 02:08

0—基于FPGA(ZYNQ-Z2)的多功能小车

目录1.题目2.题目分析：3.器件使用4.工程文件5.传送门1.题目基于FPGA的多功能小车1、基本要求设计一个多功能的智能小车，通过多传感器的数据融合可以实现智能小车的红外避障、循迹、寻光、红外遥控、
贡橙小白鼠·2024-01-01 02:37

Verilog跑马灯 nexy4ddr

基于小梅哥b站FPGA视频要求：八个Led灯每隔0.05s循环闪烁verilog设计：moduleled_run(inputclk,//时钟100MHZ1/100000000=10nsinputrst_n
夏澄啊·2024-01-01 02:07

基于FPGA的蓝牙遥控，超声波避障，红外循迹的智能小车

闲来无事整个小车玩玩，设想的小车可以有蓝牙模块来控制模式切换，通过发送指令来更改相对应的功能，当避障的时候可以自动规避障碍物，当处于红外循迹时，可以跟随规划的轨迹前线，当手动遥控时可以控制前进后退左右转向停止等功能。先介绍一下使用的红外模块，其上有四个管脚，vcc接电源，gnd接地，D0传输红外线是否被吸收，A0传输模拟信号主要是不同距离输出不同的电压，但是此脚一般可以不接.然后思路就是通过判断D
林中一只虎·2024-01-01 02:37

FPGA——基于Verilog HDL语言的交通信号灯控制系统

1、系统设计要求该交通灯控制器用于主干道与支道公路的交叉路口，要求是优先保证主干道的畅通，因此，设计要求如下。1、平时处于“主干道绿灯，支道红灯”状态，只有在支道有车辆要穿过主干道时，才将交通灯切向“主干道红灯，支道绿灯”，一旦支道无车辆通过路口，交通灯又回到“主干道绿灯，支道红灯”的状态。2、主干道每次通行的时间不得短于1min，支路每次通行的时间不得长于20s，而这两个状态交换过程中出现“主干
陈曦子。·2024-01-01 02:37

什么是VHDL？一文带你了解VHDL语言

基于FPGA的SOC在嵌入式系统应用越来越广了，比较流行的硬件描述语言有两种VerilogHDL/VHDL，均为IEEE标准。VHDL如果有C语言基础的话就会比较容易上手。
IC修真院·2024-01-01 02:36

【FPGA】Verilog：BCD 加法器的实现 | BCD 运算 | Single-level 16 bit 超前进位加法器 | 2-level 16-bit 超前进位加法器

0x00BCD运算在BCD中，使用4位值作为操作数，但由于只表示0到9的数字，因此只使用0000到1001的二进制数，而不使用1010到1111的二进制数（don'tcare）。因此，不能使用常规的2'complement运算来计算，需要额外的处理：如果4位二进制数的运算结果在1010到1111的范围内，需要将6(即0110)，添加到运算结果中。BCD运算例子0x01BCD加法器的实现
柠檬叶子C·2024-01-01 02:34

FPGA平台以太网学习：涉及1G/2.5G Ethernet 和Tri Mode Ethernet MAC两个IP核的学习记录（一）——知识补给

学习不能稀里糊涂，要学会多思考，发散式学习以及总结：FPGA作为一种器件，只是实现目的的一种方法，过度追求实现的技术细节(用hdl还是hls，用啥芯片，用啥接口)容易只见树木不见森林。
FPGA_青年·2024-01-01 02:33

5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

即FPGA约束的TX对应蓝牙模块的RX，约束的RX对应蓝牙模块的TX。2.UART介绍蓝牙模块使用UART串口通信协议，具体介绍如下：UART（通用异步收发器
贡橙小白鼠·2024-01-01 02:33

关于使用复旦微procise软件，网卡的MAC被禁怎么办？

笔者在使用复旦微FPGA开发的时候。由于复旦微的软件开发平台procise需要用到license。
sysrst·2023-12-31 20:52

复旦微ZYNQ EMIO控制PL LED

一，复旦微和XILINX对比（我的了解）1，复旦微ZYNQFPGA开发工具是Procise，ARM开发工具是IAR；2，它与xilinxZYNQ不同的是，xilinx移植的是两个ARMCONTEXA9或者高端
寒听雪落·2023-12-31 20:22

【xdma】 pcie.bar设置

FPGA优质开源项目–PCIE通信xdma两者保持一致FPGA开源项目–PCIEI/O控制卡xdmaPCIe的XDMA应用读写部分分为两种，一种是数据的读写，另一种是配置数据的读写，在数据读写部分，DMA
黄埔数据分析·2023-12-31 20:08

Quartus的Signal Tap II的使用技巧

概述：SignalTapII全称SignalTapIILogicAnalyzer，是第二代系统级调试工具，它集成在QuartusII软件中，可以捕获和显示实时信号，是一款功能强大、极具实用性的FPGA片上调试工具软件
GBXLUO·2023-12-31 20:37

【FPGA/verilog -入门学习14】vivado FPGA按键消抖

//led流水1s//1，按键触发变化，上升沿or下降沿，都清除计数//2，当20ms计数到来时，加载一次按键状态，如果中途有按键变化，清除计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineSIMULATION`ifdefSIMULATIONpar
王者时代·2023-12-31 12:30

【FPGA/verilog -入门学习13】verilog 1s流水灯实验

//led1S实验//使用分屏实验1s计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineCNT_1S_DEBUG`ifndefCNT_1S_DEBUGparameterCNT_1S_MAX=1_000_000_000/20-1;`else/*CNT
王者时代·2023-12-31 12:59

【INTEL（ALTERA）】使用HDMI FPGA IP 2.0 TX 和 HDMI FPGA IP RX 2.1时为何 HDMI IP 没有视频输出？

说明由于英特尔®Quartus®Prime专业版软件23.1及更早版本存在问题，将HDMI英特尔®FPGAIP2.0TX和HDMI英特尔®FPGAIP2.1RX集成到设计中时，不会显示HDMI视频输出。
神仙约架·2023-12-31 11:02

【INTEL（ALTERA）】为什么 BurstMin 增强调度在 F-tile Interlaken 英特尔® FPGA IP中没有按预期工作?

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本存在问题，数据包模式的BurstMin增强调度无法在F-tileInterlaken英特尔®FPGAIP中按预期工作。
神仙约架·2023-12-31 11:32

【INTEL（ALTERA）】为什么低延迟以太网 10G MAC 英特尔® Stratix® 10 FPGA IP 设计示例生成完成并出错？

说明由于英特尔®Quartus®Prime专业版软件21.3版本存在问题，无法成功生成低延迟以太网10GMAC英特尔®Stratix®10FPGAIP设计示例。
神仙约架·2023-12-31 11:32

实验九 基于FPGA的计数译码显示电路设计

基本任务一：利用FPGA硬件平台上的4位数码管做静态显示，用SW0-3输入BCD码，用SW4-7控制数码管位选m100：frediv：decoder：基本任务二：利用FPGA硬件平台上的4位数码管显示m10
22的卡卡·2023-12-31 08:40

FPGA与DSP的区别（粗略整理）

FPGA与DSP的区别（粗略整理）一、结构特点FPGAa.片内有大量的逻辑门和触发器，多为查找表结构，实现工艺多为SRAMb.可以通过硬件描述语言进行快速设计和改进，能够重复编程c.掉电后一般会丢失原有逻辑配置
Clara_D·2023-12-31 08:39

FPGA和DSP的区别

FPGA与DSPFPGA与DSP的区别（粗略整理）https://blog.csdn.net/clara_d/article/details/82355397ARM,DSP,FPGA三者比较csdn链接
sangba2019·2023-12-31 08:38
上一页 13 14 15 16 17 18 19 20 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他