FPGA接口开发(项目实战)

【系统功能开发篇】若依开源项目RuoYi-Cloud后端技术介绍

本文收录于《30天企业JAVA项目开发实战入门》专栏，该专栏内容以当前互联网软件企业中的项目实战为线索，介绍企业JAVA项目开发中涉及到的开
姑苏老陈·2024-08-24 00:21

AD7606芯片驱动-FPGA实现

介绍本次FPGA使用的是8通道串行采样模式，设计中所用到的AD7606引脚说明如下：名称定义CONVST同步采集转换开始信号BUSYADC忙碌状态信号RD/SCLK采样/寄存器工作时钟CS片选使能DOUTA
热爱学习地派大星·2024-08-23 20:23

JAVA 实现阿里云短信发送功能

目录1、引入依赖2、添加.yml配置3、短信接口开发4、接口调用1、引入依赖引入阿里云短信依赖jar包com.aliyun.ossaliyun-sdk-oss3.10.2com.aliyunaliyun-java-sdk-core4.0.6com.aliyunaliyun-java-sdk-dysmsapi1.1.02
H_bbo·2024-08-23 17:37

fpga图像处理实战-图像腐蚀

图像腐蚀图像腐蚀（Erosion）是一种常用的形态学操作，主要用于消除图像中的小白噪声、分离相连的物体或缩小前景对象。腐蚀操作通常在二值图像（黑白图像）上进行，但也可以应用于灰度图像。图像腐蚀的基本原理图像腐蚀的基本思想是将一个结构元素（也称为核）在图像上进行滑动，并对其覆盖的区域进行操作。对于二值图像，腐蚀操作会使前景（通常是白色像素，值为1）中的像素在结构元素覆盖范围内，如果结构元素的所有像素
梦梦梦梦子~·2024-08-23 08:11

fpga图像处理实战-垂直镜像（二）

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2018:47:24//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-对角镜像

FPGA实现`timescale1ns/1ps////Company://Engineer:////CreateDate:2024/08/2120:08:47//DesignName://ModuleName
梦梦梦梦子~·2024-08-23 08:41

fpga图像处理实战-YCBCR转RGB

128G=Y-0.344*(U-128)-0.714*(V-128)=Y-0.344*CB-0.714*CR+1.058*128B=Y+1.772*(U-128)=Y+1.772*CB-1.772*128FPGA
梦梦梦梦子~·2024-08-23 08:41

基于SpringBoot停车场管理系统的设计与实现

博主主页：一点教程博主简介：专注Java技术领域和毕业设计项目实战、Java微信小程序、安卓等技术开发，远程调试部署、代码讲解、文档指导、ppt制作等技术指导。
一点教程·2024-08-23 05:52

【机器人项目实战】家务机器人硬件

GitHub-AlexanderKoch-Koch/low_cost_robot简单介绍：这是一个低成本的机器人手臂项目，包括跟随者手臂（FollowerArm）和领导者手臂（LeaderArm）的设计与组装指南。跟随者手臂：使用DynamixelXL430和XL330伺服电机。成本约为$258。包括材料清单和组装步骤。领导者手臂：使用6个DynamixelXL330-M077伺服电机。成本约为$
DFminer·2024-08-23 02:02

CSS(源码+lw+部署文档+讲解等)

CSDN特邀作者、211毕业、高级全栈开发程序员、大厂多年工作经验、码云/掘金/华为云/阿里云/InfoQ/StackOverflow/github等平台优质作者、专注于Java、小程序技术领域和毕业项目实战
青蛙java·2024-08-23 00:17

2024年最新移动端 webapp meta小结，大厂首发

前端资料汇总开源分享：【大厂前端面试题解析+核心总结学习笔记+真实项目实战+最新讲解视频】我一直觉得技术面试不是考试，考前背背题，发给你一张考卷，答完交卷等通知。
2401_84617302·2024-08-22 23:42

数字IC/FPGA中有符号数的处理探究

做秋招笔试题时不出意外地又发现了知识盲区，特此学习记录。1.前提说明有符号数无非分为两种：正数和负数，其中正数的符号位是0，不会引起歧义，负数的符号为1，采用的是补码表示。此处复习一下补码的知识：对正数而言原码反码补码一致，负数则有区别，要掌握将熟知的十进制负数转化成补码的形式表示，反之亦然。1.1根据补码计算实际值转化规则为：如果符号位（最高位）是0，那么这个数是非负数，补码和实际值相同。如果符
-interface·2024-08-22 16:05

阿里云服务器X86计算、Arm计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算架构区别

在我们选购阿里云服务器的时候，云服务器架构有X86计算、ARM计算、GPU/FPGA/ASIC、弹性裸金属服务器、高性能计算可选，有的用户并不清楚他们之间有何区别，本文主要简单介绍下不同类型的云服务器有何不同
阿里云最新优惠和活动汇总·2024-08-22 16:13

二叉树(源码+lw+部署文档+讲解等)

CSDN特邀作者、211毕业、高级全栈开发程序员、大厂多年工作经验、码云/掘金/华为云/阿里云/InfoQ/StackOverflow/github等平台优质作者、专注于Java、小程序技术领域和毕业项目实战
青蛙java·2024-08-22 13:13

PCIE-Precode

[FPGA实现及PCIeIP核知识点]PCIe为什么要增加Precoding？-FPGA常见问题论坛-FPGACPLD-ChipDebug一旦打开就持续到下次recovery.rc
+徐火火+·2024-08-22 13:13

《Python机器学习项目实战》书籍介绍

文章目录书籍介绍主要内容书籍目录书籍介绍《Python机器学习项目实战》带领大家在构建实际项目的过程中，掌握关键的机器学习概念！使用机器学习，我们可完成客户行为分析、价格趋势预测、风险评估等任务。
袁袁袁袁满·2024-08-22 09:23

栈和队列(源码+lw+部署文档+讲解等)

CSDN特邀作者、211毕业、高级全栈开发程序员、大厂多年工作经验、码云/掘金/华为云/阿里云/InfoQ/StackOverflow/github等平台优质作者、专注于Java、小程序技术领域和毕业项目实战
青蛙java·2024-08-22 06:31

FPGA经验分享——时序收敛之路

FPGA经验分享——时序收敛之路2017-04-0113:021132人阅读评论(0)收藏举报分类：FPGA研究（42）FPGA之时序分析（2）首先感谢coyoo博主一直以来在EDN上分享他的经验，也感谢他这次慷慨拿出新作与我们分享
清风飞扬go·2024-08-22 06:31

2025-2026年最值得选的Java毕业设计选题大全：500个热门选题推荐✅

前言博主介绍：✌全网粉丝10W+,CSDN特邀作者、博客专家、CSDN新星计划导师、全栈领域优质创作者，博客之星、掘金/华为云/阿里云/InfoQ等平台优质作者、专注于Java、小程序技术领域和毕业项目实战
QQ1795806396·2024-08-22 02:33

关于举办第十五届蓝桥杯全国软件和信息技术专业人才大赛项目实战赛的通知

国务院关于印发新时期促进集成电路产业和软件产业高质量发展若干政策的通知》有关精神，为我国制造强国和网络强国战略提供人才支持，提高学生自主创新意识和工程实践能力，工业和信息化部人才交流中心决定举办第十五届蓝桥杯全国软件和信息技术专业人才大赛——项目实战赛
QSNKJJSW·2024-03-29 07:40

基于FPGA的UDP协议栈设计第二章_IP层设计

文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
顺子学不会FPGA·2024-03-26 19:38

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

SpringBoot_NamedParameterJdbcTemplate介绍及使用

3.1JdbcTemplate3.2NamedParameterJdbcTemplate3.3JdbcTemplate与NamedParameterJdbcTemplate对比总结4.实战：简易通用curd接口开发
张三疯不疯·2024-03-12 12:59

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

掌握Katalon Studio 导入 swagger 接口文档，接口测试效率提升100%

简单点来讲就，swagger是一款可以根据resutful风格生成的接口开发文档，
程序员雨果·2024-03-06 09:33

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

Java架构师之路十三、项目实战：通过实际项目的经验，提高架构师的实战能力和经验

Java架构师之路十二、技术领导力：具备团队管理和技术领导能力，能够带领团队完成复杂的技术项目-CSDN博客通过实际项目的经验可以提高架构师的实战能力和经验，以下是一些建议：参与多样化项目：尽可能参与各种不同类型的项目，包括规模大小、技术栈、行业领域等方面的多样化项目。这有助于你在不同情况下积累经验，了解不同的挑战和解决方案。承担责任和挑战：在项目中争取承担重要的责任和挑战，如制定整体架构方案、解
述清-架构师之路·2024-02-26 20:34

API接口开发采集淘宝商品详情页数据优惠券sku价格销量信息等可支持高并发接入演示

要知道，要开发一个API接口用于采集淘宝商品详情页数据（如优惠券、SKU、价格、销量信息等），并支持高并发接入，你需要考虑以下几个步骤：需求分析:确定你需要从淘宝商品详情页采集哪些具体信息。遵守法律法规和平台规则:在进行任何数据采集之前，确保你的行为符合当地的法律法规以及淘宝的用户协议和数据使用政策。选择技术栈:根据你的技术背景和项目需求选择合适的编程语言和框架，比如Python、Node.js等
APItesterCris·2024-02-25 14:24

YOLO v5项目实战 P5 解决运行detect文件时设置了--view-img但是显示不出来的问题

up主讲的实时显示目标检测后的图片的两种方法：（1）在下面的Terminal中输入下列命令：pythondetect.py--view-img（2）点击进入右上方的detect的EditConfigurations然后在这个参数这里输入--viewimg点击apply-->OK最后运行此文件即可。遇到的问题：图片显示不出来。（前提：自己安装的Pycharm是社区版本的）解决方法：（1）创建虚拟环境
Bold!·2024-02-20 23:29

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

社区老人健康信息管理系统|基于springboot社区老人健康信息管理系统设计与实现(源码+数据库+文档)

数据库设计1、实体ER图五、核心代码六、论文参考七、最新计算机毕设选题推荐八、源码获取：博主介绍：✌️大厂码农|毕设布道师，阿里云开发社区乘风者计划专家博主，CSDN平台Java领域优质创作者，专注于大学生项目实战
伟庭大师兄·2024-02-20 20:12

OpenAI发布Sora可生成60秒视频 现实不存在了

AI绘画关于SD,MJ,GPT,SDXL百科全书面试题分享点我直达2023Python面试题2023最新面试合集链接2023大厂面试题PDF面试题PDF版本java、python面试题项目实战:AI文本
KK_crazy·2024-02-20 18:53

基于SpringBoot高校汉服租赁网站的设计与实现

博主主页：一点教程博主简介：专注Java技术领域和毕业设计项目实战、Java微信小程序、安卓等技术开发，远程调试部署、代码讲解、文档指导、ppt制作等技术指导。
一点教程·2024-02-20 14:53

泛型在项目中不怎么用？这次结合实战！

泛型在项目中用的确实相对没有那么多，但是也可以提供一些便捷，本文先从基础介绍，然后在文章最后讲解项目实战中的一些使用，超级详细！
落雨既然·2024-02-20 13:10

Next.js项目实战踩坑指南

项目实战踩坑指南1.移动端overflow:auto，ios滚动卡顿解决方案：主容器增加样式-webkit-overflow-scrolling:touch;2.devmode路由跳转后样式丢失原因：dev
weixin_33961829·2024-02-20 13:29

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
CWNULT·2024-02-20 12:40

【天衍系列 03】深入理解Flink的Watermark：实时流处理的时间概念与乱序处理

8.3详细分析09项目实战demo9.1pom依赖9.2log4j2.properties配置9.3Watermark水印作业01基本概念Watermark是用于处理事件时间的一种机制，用于表示事件时间流的进展
浅夏的猫·2024-02-20 12:02
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他