E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA数字信号
【惊喜揭秘】xilinx 7系列
FPGA
时钟区域内部结构大揭秘,让你轻松掌握!
本文对xilinx7系列
FPGA
的时钟布线资源进行讲解,内容是对ug472手册的解读和总结,需要该手册的可以直接在xilinx官网获取,或者在公众号回复“xilinx手册”即可获取。
电路_fpga
·
2024-01-23 15:26
FPGA
fpga开发
基于
FPGA
的矩阵键盘驱动
按键数量较多时,为了减少I/O⼝的占⽤,通常将按键排列成矩阵形式。在矩阵式键盘中,每条⽔平线和垂直线在交叉处不直接连通,⽽是通过一个按键连接。⼋根线就可以控制4*4=16个按键,⽐之直接将端⼝线⽤于键盘多出了⼀倍,⽽且线越多,区别越明显,⽐如多加⼀条线就可以构成20键的键盘。 由此可⻅,在需要的键数⽐较多时,采⽤矩阵法来做键盘是合理的。1、模块端口 模块相应的端口信号如下表所示。表1模块端
电路_fpga
·
2024-01-23 15:26
FPGA
fpga开发
基于
FPGA
的高效乘法器
1、设计思路 二进制的乘法运算与十进制的乘法运算相似,如下图所示,二进制数据6’b110010乘以二进制数据4’b1011,得到乘积结果10’b1000100110。图1二进制乘法运算 仔细观察上图发现,乘数最低位为1(上图紫色数据位),则得到紫色数据,乘数第1位为1,将被乘数左移1位,得到橙色数据,然后乘数的第2位是0,0乘以被乘数为0,则舍弃。乘数的第3位为1,则将被乘数左移3位,得到红色
电路_fpga
·
2024-01-23 15:21
FPGA
fpga开发
【ZYNQ入门】第十篇、基于
FPGA
的图像白平衡算法实现
目录第一部分、关于白平衡的知识1、MATLAB自动白平衡算法的实现1.1、matlab代码1.2、测试效果1.3测试源图2、为什么摄像头采集的图像要做白平衡3、自动白平衡算法总结4、
FPGA
设计思路4.1
大屁桃
·
2024-01-23 15:20
FPGA的学习之旅
fpga开发
白平衡算法
ZYNQ
计网12:码元、波特、速率、带宽
码元:码元是指用一个固定市场的信号波形(数字脉冲),代表不同离散数值的基本波形,是数字通信中
数字信号
的计量单位,这个时长内的信号称为k进制码元,而该时长称为码元宽度。
hpnes
·
2024-01-23 15:23
ARM和DSP之间的不同之处
FPGA
、ASIC和assp抛开
FPGA
不提,大家一定都很熟悉ASIC与ASSP。
light6776
·
2024-01-23 13:12
笔记
Xilinx
FPGA
权威书籍指南 基于Vivado 2018 集成开发环境
ff4889iVerilog数字系统设计教程_夏宇闻深入浅出玩转
FPGA
_吴厚航《深入浅出玩转
FPGA
》视频教程:35课时
FPGA
项目实例资料合集
FPGA
从入门到精通.实战篇数字逻辑基础与Verilog
light6776
·
2024-01-23 13:41
fpga开发
Quartus 联合 Modelsim
文章目录Quartus联合Modelsim新建工程仿真已有工程Quartus联合Modelsim这里使用的版本是:QuartusPrime18.1.0.222ProEditionModelsim-INTEL
FPGA
STARTEREDITION10.6d
FPGA的花路
·
2024-01-23 08:09
软件使用
单片机
嵌入式硬件
网络工程师:新兴科技基础知识面试题(十四)
116.简述模拟信号到
数字信号
是怎么转化的。模拟信号到
数字信号
的转化过程是通过模数转换器(ADC)完成的,该过程也被称为采样和量化。1.采样:模拟信号是连续的,而
数字信号
是离散的。
limengshi138392
·
2024-01-23 07:20
Network
网络
科技
计算机网络-物理层基本概念(接口特性 相关概念)
文章目录总览物理层接口特性星火模型给出的相关概念解释(仅供参考)总览求极限传输速率:奈氏准则,香农定理(背景环境不一样)编码:数据变成
数字信号
调制:
数字信号
变成模拟信号信道不同传输数据形式不同数据交换方式
Full Stack-LLK
·
2024-01-23 07:15
王道计算机网络考研笔记
计算机网络
网络
FPGA
经典书籍分享
推荐一系列
FPGA
开发方面的书,这些书看完的话对你的
FPGA
技能会有很大的帮助。
light6776
·
2024-01-23 07:31
fpga开发
我的创作纪念日
机缘玩过图像缩放都不好意思说自己玩儿过
FPGA
,这是CSDN某大佬说过的一句话,鄙人深信不疑。。。
攻城狮Wayne
·
2024-01-23 07:00
芯片的设计与验证案例
开源项目
嵌入式开发应用案例
fpga开发
不建Vivado工程,也能看Device视图
不建Vivado工程,也能看Device视图在
FPGA
设计与开发中,Device视图和Package视图发挥着重要的作用。
FPGA的花路
·
2024-01-23 06:28
软件使用
#
Vivado
fpga开发
RV1103与
FPGA
通过MIPI CSI-2实现视频传输,实现网络推流
RV1103与
FPGA
通过MIPICSI-2实现视频传输,实现网络推流。
anhuihbo
·
2024-01-23 06:24
RV1103
FPGA
MIPI
fpga开发
RV1103
MIPI
MIPI
CSI-2
VLC
FPGA
高端项目:Xilinx Zynq7020 系列
FPGA
纯verilog图像缩放工程解决方案 提供3套工程源码和技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案本方案在XilinxKintex7系列
FPGA
上的应用本方案在XilinxArtix7
9527华安
·
2024-01-23 06:52
FPGA图像缩放
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
Zynq7020
图像缩放
双线性插值
图像处理
ZYNQ程序固化
这个过程需要启动引导程序(BootLoader)参与,BootLoader会加载
FPGA
配置文件,以及运行在ARM中的软件应用。
暴风雨中的白杨
·
2024-01-23 06:51
zynq
fpga开发
FPGA
之分布式RAM(2)
1)128X1SinglePortDistributedRAM下图中可以看出来,通过2个LUT的组合使用可以串联实现更大深度的分布式RAM.下图中出现了F7BMUX的加入,F7BMUX可以用于LUT输出的选通.原语调用:RAM128XIS#(INIT(128'h00000000000000000000000000000000)//InitialcontentsofRAM)RAM128XIS_ins
行者..................
·
2024-01-23 06:59
FPGA
fpga开发
BMP图片信息隐藏
信息隐藏技术利用了人类感觉器官对
数字信号
的感觉冗余,将待隐信息(类似噪声)隐藏在载体文件(如图像、视频、声音)中,使得人的感官(眼、耳)无法觉察到载体文件外部表现上的变化,从而实现隐蔽通信。
fufufunny
·
2024-01-23 03:19
安全
安全
C语言
算法
开发语言
2021-10-04,日更第二天
昨日总结1.做核酸2.修改ppt昨日任务完成情况1.制定数据需求表(未完成)2.MATLAB生成数据(未完成)3.
FPGA
代码修改(未完成)今日任务完成ASSCCPPT第三次修改周目标·完成进度周目标:
求学者YG
·
2024-01-23 02:47
opencl.dll丢失怎么解决,修复opencl.dll丢失方法
OpenCL是一种开放的、跨平台的并行计算框架,可以在不同的硬件平台上运行,包括CPU、GPU、
FPGA
等。2.opencl.dll作用:opencl.dll提供了一
a555333820
·
2024-01-22 23:39
dll文件丢失
dll修复
windows
1024程序员节
dll
【
FPGA
-DSP】第二期:DSP开发流程【全过程】
目录1.SystemGenerator安装1.1systemgenerator的安装1.1.1vivado安装SystemGenerator1.1.2SystemGenerator配置1.3启动2.
FPGA
-DSP
༜黎明之光༜
·
2024-01-22 20:24
FPGA
fpga开发
学习
Vitis开发一——
FPGA
学习笔记<8>
一.HelloWorld实验在MPSOC开发板上搭建MPSOC嵌入式最小系统,并使用串口打印“HelloWorld”信息。通过本次实验我们将了解MPSOC嵌入式系统的开发流程,熟悉MPSOC嵌入式最小系统的搭建。如上图所示,开发流程大体可以分为6步。其中step1至step4为硬件设计部分,在Vivado软件中实现;step5为软件设计部分,在Vitis软件中实现;step6为功能的验证。复杂的程
switch_swq
·
2024-01-22 20:23
学习笔记
FPGA
fpga开发
学习
笔记
《LabVIEW
FPGA
开发宝典》第9章:利用树莓派Linux RT+
FPGA
PCIe实现国产化RIO
1、引言:神电测控为什么要做支持LabVIEW直接编程的树莓派+PCIe+
FPGA
国产化cRIO(图形化、国产化、定制化、模块化、成本化)在很多嵌入式设备里面,除了
FPGA
外,一般还会存在一个运行实时系统的控制器
神电测控
·
2024-01-22 20:23
编程语言
linux
labview
fpga
pci-e
数字信号
处理实验一:系统响应及系统稳定性
一、实验目的(1)掌握求系统响应的方法。(2)掌握时域离散系统的时域特性。(3)分析、观察及检验系统的稳定性。二、实验原理与方法在时域中,描写系统特性的方法是差分方程和单位脉冲响应,在频域可以用系统函数描述系统特性。已知输入信号可以由差分方程、单位脉冲响应或系统函数求出系统对于该输入信号的响应,本实验仅在时域求解。在计算机上适合用递推法求差分方程的解,最简单的方法是采用MATLAB语言的工具箱函数
长安er
·
2024-01-22 20:21
硬件
信号处理专题
信号处理
数字信号处理
dsp
dsp开发
实验报告
嵌入式实时数据库
数字信号
处理实验:IIR数字滤波器设计及软件实现
目录一、实验目的二、实验原理三、实验设备四、实验内容及步骤五、实验结果及分析六、实验主程序框图及程序清单七、实验总结一、实验目的熟悉用双线性变换法设计IIR数字滤波器的原理与方法;学会调用MATLAB信号处理工具箱中滤波器设计函数(或滤波器设计分析工具FDATool)设计各种IIR数字滤波器,学会根据滤波需求确定滤波器指标参数。掌握IIR数字滤波器的MATLAB实现方法。通过观察滤波器输入、输出信
长安er
·
2024-01-22 20:21
硬件
人工智能/机器人学
信号处理专题
信号处理
matlab
开发语言
图像处理
第一章
FPGA
开发环境安装
FPGA
是什么
FPGA
(FieldProgrammableGateArray,简称
FPGA
),中文名:现场可编程门阵列,一种主要以数字电路为主的集成芯片。
lf282481431
·
2024-01-22 20:49
FPGA开发入门
fpga开发
模拟-数字转换器
ADC是模拟-数字转换器(Analog-to-DigitalConverter)的缩写,是一种将模拟信号转换为
数字信号
的电子器件。
电科一班林耿超
·
2024-01-22 20:51
stm32
单片机
【17.STM32F40x ADC介绍及代码配置】
是指将连续变量的模拟信号转换为离散的
数字信号
的器件。AD转换就是模数转换,也可以是整流。顾名思义,就是把模拟信号转换成
数字信号
。模拟量可以是电压、电流等电信号,也可以是压力、温度、湿度等非电信号。
青花木
·
2024-01-22 19:37
STM32F40x
c#
贯通用友T+与企企,引领企业数字化转型新篇章!
公司拥有一支由业内资深专家和优秀工程师组成的研发团队,具备强大的自主研发能力,在
数字信号
处理、通信、物联网等领域拥有多项核心技术。
聚道云连接器
·
2024-01-22 19:46
案例分享
大数据
软件需求
fpga
运算服务器_一张图了解CPU、GPU、ASIC、
FPGA
性能、功耗效率、灵活性
CPU:中央处理器(CentralProcessingUnit,CPU):通用芯片,主要生产厂家如intel、AMD等,用于PC、服务器等领域。CPU作为通用芯片,可以用来做很多事情,灵活性最高,而性能、功耗效率比较低。GPU:图形处理器(GraphicsProcessingUnit,GPU):最初是专门为图形处理制作的,后来也用于计算,适合执行复杂的数学和几何计算(尤其是并行运算)。相比CPU,
O超哥
·
2024-01-22 18:31
fpga运算服务器
电子工程师的自我修养 - 去耦电容实例
很多人搞ARM,搞DSP,搞
FPGA
,乍一看似乎搞的很高深,但未必有能力为自己的系统提供一套廉价可靠的电源方案。这也是我们国产电子产品功能丰富而性能差的一个主要原因,根源是研发
天 _ 还没亮
·
2024-01-22 16:02
电子工程师的自我修养
STEP
FPGA
平台 - 快速入门
FPGA
并能够陪伴工程师一生的万能数字逻辑模块
STEP小脚丫
FPGA
学习平台是苏州思得普信息科技公司专门针对
FPGA
初学者打造的一款性价比最高、学习门槛最低的学习模块系列。
xiaoshun007~
·
2024-01-22 16:28
电子设计大赛
fpga开发
基于
FPGA
的以太网TCP协议的数据回环实验
主要部分的实现1.tcp_ctrl1.1建立连接1.2关闭连接2.确认应答3.超时重传4.发送仲裁5.数据回环总结前言最近在大佬们的帮助下学习了TCP,并独立实现了TCP的数据回环实验,网上也基本没有
FPGA
jianfanzy
·
2024-01-22 15:03
fpga开发
tcp/ip
tcp
udp
基于光口的以太网 udp 回环实验
文章目录前言一、系统框架整体设计二、系统工程及IP创建三、UDP回环模块修改说明四、接口讲解五、顶层模块设计六、下载验证前言本章实验我们通过网络调试助手发送数据给
FPGA
,
FPGA
通过光口接收数据并将数据使用
C.V-Pupil
·
2024-01-22 15:03
FPGA代码分享
udp
网络
光电模块
sfp
STM32之模数转换器(ADC)
因为MCU只能识别01010101的
数字信号
,而外部物理信号均为模拟信号,如声音、光、电等,所以为了让计算机能够处理外部物理的信息,必须要通过模拟转换器将模拟量转换成数字量。
故人倾莹
·
2024-01-22 15:31
STM32单片机
stm32
单片机
华南理工大学
数字信号
处理实验三(薛y老师)
源码和整理好的word都放在下方链接,请按需自取:链接:https://pan.baidu.com/s/1BHc2CDlt72GXtxO2pXcqhg?pwd=d8hb提取码:d8hb--来自百度网盘超级会员V5的分享
程序源_hytz
·
2024-01-22 13:33
DSP实验
信号处理
华南理工大学
数字信号处理
实验
华南理工大学
数字信号
处理实验考试(薛y老师)
考试二实现任意三个不同频带信号的频分复用选择3个不同频段的信号对其进行频谱分析,根据信号的频谱特征设计3个不同的数字滤波器。将三路信号合成一路信号,分析合成信号的时域和频域特点,然后将合成信号分别通过设计好的3个数字滤波器,分离出原来的三路信号,分析得到的三路信号的时域波形和频谱,与原始的三路信号进行比较说明频分复用的特点。频分复用结构如下图所示:1)利用MATLAB产生三个不同频段的信号。画出三
程序源_hytz
·
2024-01-22 13:33
DSP实验
信号处理
华南理工大学
期末考
DSP
matlab
数字信号处理
华南理工大学
数字信号
处理实验实验二源码(薛y老师)
一、实验目的▪综合运用
数字信号
处理的理论知识进行信号分析并利用MATLAB作为编程工具进行计算机实现,从而加深对所学知识的理解,建立概念。▪掌握
数字信号
处理的基本概念、基本理论和基本方法。
程序源_hytz
·
2024-01-22 13:02
DSP实验
信号处理
华南理工大学
DSP
数字信号处理
实验
计算机通信:TCP/IP协议详解
1.物理层物理层是TCP/IP协议的最底层,负责传输比特流,将数字数据转换为模拟信号或
数字信号
,并通过物理媒介进行传输。物理层的主要功能和实际应用如下:1.1功能数据编码和调制:
小神码
·
2024-01-22 13:18
tcp/ip
网络
网络协议
LabVIEW 2023下载安装教程,附安装包和工具,免费使用,无套路获取
前言LabVIEW是一种程序开发环境,提供一种图形化编程方法,可可视化应用程序的各个方面,包括硬件配置、测量数据和调试,同时可以通过
FPGA
数学和分析选板中的NI浮点库链接访问浮点运算功能库,LabVIEW
石用软件
·
2024-01-22 09:00
labview
【GitHub项目推荐--老照片变清晰】【转载】
地址:https://github.com/TencentARC/G
FPGA
N
旅之灵夫
·
2024-01-22 06:36
GitHub项目推荐
github
vivado 接口、端口映射
接口只能在=“
fpga
”类型的<component>中定义。接口部分提供了上所有可用物理接口的列表。部分包含嵌套在其中的一个或多个标记。一个接口是通过使用标记由多个端口定义。
cckkppll
·
2024-01-22 05:35
fpga开发
FPGA
时序分析与时序约束(五)——使用Timing Analyzer进行时序分析与约束
Quartus的安装路径下会自带有例程,通过fir_filter进行学习如何使用TimingAnalyzer进行时序分析与约束。1.1创建时序网表打开fir_filter并进行综合后可通过菜单栏Tool->TimingAnalyzer或工具栏按钮运行TimingAnalyzer。根据前面提到的,时序分析工具需要网表来执行时序分析,因此先创建Post-Map时序网表。在菜单栏Netlist->Cre
STATEABC
·
2024-01-22 05:28
#
FPGA时序分析与约束
fpga开发
FPGA
时序约束
verilog
时序分析
32个
FPGA
开源网站
1.OPENCORES.ORG这里提供非常多,非常好的PLD了内核,8051内核就可以在里面找到。进入后,选择project或者由http//www.opencores.org/browse.cgi/by_category进入。对于想了解这个行业动态人可以看看它的投票调查。 http://www.opencores.org/polls.cgi/list OpenCoresisaloosecolle
UCASers
·
2024-01-22 03:09
FPGA
【第一章】
数字信号
处理之绪论 基础必备知识
对应程佩青《
数字信号
处理教程》第一章绪论,对一些其它课程没有涉及的知识点进行总结,在之后的学习中它们是基础。!
Gowilli
·
2024-01-22 02:19
数字信号处理
数字信号处理
信号与系统
数字IC笔试题——门控时钟与控制信号电平、与门门控、或门门控、上升沿门控、下降沿门控
NANDGate或者ANDGate实现的门控时钟,控制信号只能在时钟的低电平处进行跳变;对于用ORGate或者NORGate实现的门控时钟,控制信号只能在时钟的高电平处跳变()A.正确B.错误答案:A
FPGA
FPGA探索者
·
2024-01-22 00:24
实习秋招
FPGA
芯片
fpga开发
fpga
verilog
数字IC
芯片
求职招聘
面试
数字信号
处理--几种常见的数字滤波器实现原理
参考:
数字信号
处理公式变程序(四)—巴特沃斯滤波器(上)滤波器现代滤波器理论研究的主要内容是从含有噪声的数据记录中估计出信号的某些特征或者信号本身,估计出的信号的信噪比将比原信号的高,将信号和噪声都视为随机信号
朔漠君
·
2024-01-21 21:37
算法
数字信号处理
滤波器
国产智多晶
FPGA
带Cortex-M3硬核CPU的
FPGA
器件简介
大家好,我是小梅哥,这里给大家介绍国产
FPGA
厂家“西安智多晶”微电子带Cortex-M3硬核CPU的
FPGA
芯片的相关资源。本博客将陆续发表更多国产
FPGA
的开发和使用方法。
小梅哥爱漂流
·
2024-01-21 20:39
国产智多晶FPGA
智多晶
FPGA
小梅哥
国产fpga
Cortex-M3
Alinx ZYNQ 7020 LED调试--in RAM
设置拨码开关为JTAG方式烧写LEDbitstreama.点击“Programdevice”烧录程序到
FPGA
中(重新上电程序就丢失了)b./01_led/led.runs/impl_1/led.bit
Kent Gu
·
2024-01-21 20:37
FPGA
fpga开发
Gowin
FPGA
的使用——GW2A系列rPLL
提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档Gowin
FPGA
的使用——GW2A系列rPLL前言原语PLL结构占空比和相移的设置前言使用GUI来配置rpll还是很明了的,这个不需要太多说明就能直接使用了
十年老鸟
·
2024-01-21 14:34
Gowin
FPGA
fpga开发
上一页
13
14
15
16
17
18
19
20
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他