MPSoC

【正点原子FPGA连载】第十二章 IP核之RAM实验摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:05

【正点原子FPGA连载】第十三章 IP核之FIFO实验摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:05

【正点原子FPGA连载】第十四章 UART串口通信实验摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:05

【正点原子FPGA连载】 第十八章 HDMI方块移动实验摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:05

【正点原子FPGA连载】 第五章ModelSim软件的安装和使用 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:35

【正点原子FPGA连载】 第七章 Verilog HDL语法 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:35

【正点原子FPGA连载】 第八章 LED灯闪烁实验摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:35

【正点原子FPGA连载】第九章 按键控制LED实验摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:35

【正点原子FPGA连载】 第四章Vivado软件的安装和使用 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:05

【正点原子FPGA连载】 第二章 实验平台简介 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:04

【正点原子FPGA连载】第二十三章 DDS信号发生器实验摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-12-01 12:00

星上SAR实时处理调研2-典型应用

目录北京理工FPGA_CSGPU_CS西电基于FPGA+多核DSP的SAR/InSAR实时信号处理MPSOC+CS（2020）南航FPGA+PGA+视频/条带SAR(2019)北京空间飞行器总体设计部FPGA_CS
爱学习的小伟·2022-12-01 01:32

Yolov4部署到ZYNQ系列2-重新训练darknet框架下的Yolov4

二、改进Yolov4结构1.其他如常2.修改cfg文件3.加快运行三、改进Yolov4结构后的推测效果总结前言花了一个月不到的时间单枪匹马把Yolov4模型部署到ZYNQUltrascale+MPSOC
Dentionmz·2022-11-29 09:29

基于Zynq UltraScale+MPsoc边缘视觉套件VECP发布

“人们常说眼睛是心灵的窗户，带着你我看清现实世界。”在工业发展中，工业智能化替代了人类的手脚，而机器视觉就是智能化的眼睛，让其更精准的解决工业场景需求。同时智能化物联网时代不断发展的今天对机器视觉产生了更高的要求。面对市场的挑战，米尔推出了可定制化专业视觉计算平台VECP（VisionEdgeComputingPlatform）边缘视觉套件MYD-CZU3EG-C-ISP，4k级视频处理技术+超低
米尔MYIR·2022-11-26 20:33

嵌入式开发之zynqMp ---Zynq UltraScale+ MPSoC 图像编码板zcu102

嵌入式开发之zynqMp—ZynqUltraScale+MPSoC图像编码板zcu1021.1xilinxzynqMp架构1.1.116nm级别工艺ZynqUltraScale+MPSoC架构Xilinx
alangaixiaoxiao·2022-11-26 20:29

Zynq UltraScale+ MPSoC智能视频平台1：Camera Link接收IP

CameraLink是一种串行通信协议标准，基于美国国家半导体公司的Channel-link，设计用于摄像机接口应用，目的是规范科学和工业视频而设计的产品包括相机、电缆和框架。CameraLink使用1到3个通道链路收发芯片，根据通道的多少分为Base、Mediaum和Full模式。每个通道有4个7位串行器。CameraLink在Base模式下使用28bit来表示数据和信号，其中24位图像数据，3
GreatInventorHH·2022-11-24 09:02

探索 Zynq MPSoC：配套 PYNQ 和机器学习应用一起使用 - 序言鸣谢目录20211231

写在前面的话：看到朋友圈分享的这本书，一时技痒，给自己定个小目标，从今天开始翻译本书，作为小白学习FPGA之路的记录，仅供个人学习之用，并非用于任何商业目的。仅发布于知乎、个人CSDN博客和/或个人微信公众号。这是我的个人译文，鉴于个人能力有限，难免有疏漏之处。不代表任何官方对于所提及的任何技术的陈述。全书20余万字，2022年-2023年希望能够有始有终完成。——译者注，2021年12月28日探
芯选·2022-11-23 14:31

【正点原子FPGA连载】 第三章 硬件资源详解 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-11-22 15:12

【正点原子FPGA连载】 第一章 MPSoC简介 摘自【正点原子】DFZU2EG/4EV MPSoC 之FPGA开发指南V1.0

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?
正点原子·2022-11-20 04:39

Ultra96-V2入门使用(裸机)

是基于XilinxZynqUltraScale+MPSOC系列的芯片，具体使用的是：Xili
风间琉璃•·2022-11-03 13:02

ZCU102 Zynq MPSoC IP设置与说明

1.前言2.设置与说明2.1PSUltraScale+BlockDesign图形化设置界面，可以快速定位到需要勾选的外设或者资源。最终设置完成的效果如下图。2.2I/OConfiguration2.2.1Bank0-3电压：Bank电压是由硬件电路决定的，ZCU102的4个Bank电压都是LVCOMS182.2.2LowSpeedQSPI选择DualParallelx4，平行放置的两块Flash，
Bigbee_i·2022-09-09 11:33

Zynq Ultrascale+ MPSOC硬件开发之与Zynq7000芯片资源对比说明及开发资料介绍

ZynqUltrascale+MPSOC硬件开发之与Zynq7000芯片资源对比说明及开发资料介绍官网关于ZynqUltrascale+MPSOC和Zynq7000两种器件对比介绍，ZynqUltrascale
PIN凡不凡·2022-06-02 07:36

Petalinux 2018.2 for Xilinx

Petalinux支持ZynqUltraScale+MPSoC、Zynq-7000全可编程SoC，以及MicroBlaze，可与Xilinx硬件设计工具Viv
WinginCheung·2022-02-10 06:29

UltraScale Architecture GTY Transceivers 学习

基于超大规模体系结构的设备通过使用业界领先的技术创新，包括下一代路由、ASIC类时钟、3D-on-3DIC、多处理器SoC(MPSoC)技术和新的功率降低特性，解决了大量高带宽、高利用率的系统需求。
superyan0·2020-09-13 13:57

基于ZYNQ MPSOC XCZU3CG的百度Edgeboard FZU3 构建linux系统

1硬件平台构建FZU3资料中有vivdo工程可以直接使用，顶层如下图所示。关于配置文档可以参考官方pg201，其中有关于DDR配置的描述，建议使用资料中带的工程，避免很多麻烦。在实际操作过程中遇到这样一个问题，我的vivado是2019.2，安装时我没有安装所有支持器件，这样会给后边构建系统带来问题，建议安装时把器件都选上。2Petalinux构建软件系统导出硬件平台aa.dsa文件；创建Peta
硬码农二毛哥·2020-09-10 13:00

petalinux生成的image文件与作用

2.PMUFW（pmufw.elf）PMU的配置文件，但这个不是必须的，用户是可选的，MPSOC有LPD.FPD.PL三路电源轨，PMU是为了更好的管理电源和控制功耗，一般情况下，大部
Huskar_Liu·2020-08-15 12:52

xilinx apu ,rpu特点 及通信

ZynqUltraScale+MPSoC的PS有以下主要特点：一个四核64位ARMCortex-A53处理器，带L1和L2级缓存和ECC功能，可单独上电和关电；Cache一致性互联单元为PS和PL提供双向
xiaotaiyangzuishuai·2020-08-11 15:14

Xilinx Artix-7 FPGA

weixin_44355157/article/details/889536713:Xilinx软件开发套件(SDK)、SDSoC开发环境、以及生态系统合作伙伴工具可提供各种开发环境选择，其可为Zynq和MPSoC
chenniangu7653·2020-08-08 14:41

ZYNQ7000系列 DDR读取正确性

【摘要】使用ZYNQ或者MPSoC的好处是可以通过PL逻辑设计硬件加速器，对功能进行硬件加速。加速器和ARM之间的交互信息一般包含自定义加速指令传递、待计算数据以及计算结果。
dongtingxun123·2020-08-07 13:31

MPSOC之8——启动及错误处理

有了BOOT.BIN（fsbl+pmu+atl+uboot）、uImage、uramdisk.image.gz,dtb文件，就可以启动了。把上述文件统统拷贝到SD卡，并设置开发板为SD卡启动。0.U-BOOT启动参数设置启动参数，然后启动fatloadmmc00x1000000uImage;fatloadmmc00x2000000uramdisk.image.gz;fatloadmmc00x400
dragon_cdut·2020-08-04 17:41

xilinx MPSoC的一些调试经验一（逻辑部份集成的一些小问题）

1.关于SDK下PS给PL的时钟输出ZCU在SDK下的调试需要在runConfiguration中把PLpowerup勾选。否则PS端不会送出PL端的Clock时钟。2.自己写的代码集成到blockdesign中右击模块代码，然后点击addmoduletoblockdesign。就可以加入到block中。如果代码模块里面例化了IP，并且从其他地方拷贝过来的，拷贝时IP只有XCI文件，需要在tcl中
拾贝壳的大男孩·2020-07-28 20:11

MPSOC之1——overview、开发板、工具

1.MPSOCoverviewMPSOC是xilinx公司推出的新一代集成SOC，比ZYNQ厉害了一个等级。熟悉一个芯片，不能一头扎进详细的数据手册，应该从overview开始大概了解，然后浏览usermanual的前几章，具体外设用时细读。文档：ds891-zynq-ultrascale-plus-overview.pdf与ZYNQ相比，最明显的变化是集成4COREA53/2coreR5，还有G
weixin_30315435·2020-07-28 16:58

Xilinx Zynq mpsoc 的 pcie Tandem 配置

参照Xilinx《UltraScaleDevicesGen3IntegratedBlockforPCIExpressv4.4》LogiCOREIPProductGuide中的Ch.3章节中的TandemConfiguration.PCIExpressspecification对设备的要求是PERST#mustdeassert100msafterthepowergoodofthesystemshas
八档电风扇·2020-07-28 05:36

Booting Zynq UltraScale Via JTAG，Xilinx MPSOC平台使用JTAG加载和运行Uboot的脚本

基本步骤：•ProgramtheProgrammableLogic(PL)bitstream•LoadthePMUfirmware(PMUFW)image•LoadtheFSBLbinary•LoadU-Boot•LoadARMTrustedFirmware(ATF)2tcl脚本targets-set-nocase-filter{name=~"*PL*"}fpgadesign.bittargets
ambercctv·2020-07-27 18:45

Xilinx SDSoC支持16nm ZynqUltrascale+ MPSoC软件定义编程

(NASDAQ:XLNX))今天宣布推出SDSoC™开发环境2016.1版，支持Zynq系列SoC和MPSoC使用C和C++语言进行软件定义编程,并支持近期新推出的16nmZynq®UltraScale
GMY20·2020-07-27 11:14

ZYNQ MPSOC Xilinx SDK 编译器选项 （extra_compiler_flags extra compiler flags 选项含义）

最近参考xapp1078实现ZYNQAMP模式双核运行（ZYNQAMP模式双核运行视频教程：https://www.ixigua.com/i6836328174431765005/），需要设置USE_AMP，具体为打开CPU1的bsp工程的system.mss文件，在extra_compiler_flags设置中添加-DUSE_AMP=1。那么-mcpu=cortex-a9-mfpu=vfpv3-
tech06·2020-07-14 23:11

Xilinx 1588驱动分析

从MPsoc平台的demo中，设备树相关的节点是这个样子的。
mr_xiaogui·2020-07-14 01:20

SoC

有些包含不止一个处理器核的SoC称为multiprocessorsystemonchip(MPSoC)。2）内存模块，可以是ROM、RAM、EEPROM和flash。3）时钟源。3）外设，包括计数器。
iteye_13202·2020-07-13 05:33

Linux Reserved Memory 预留内存

LinuxReservedMemoryhttps://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841683/Linux+Reserved+Memory前言基于XilinxZynqSoC/MPSoC
fire_drangon·2020-07-06 12:41

【Zynq UltraScale+ MPSoC解密学习5】Zynq UltraScale+的RPU

目录一、简单介绍二、Cortex-R5的结构（单核）2.1DataProcessingUnit2.2Load/StoreUnit2.3PreFetchUnit2.4L1memorysystem2.4.1Icache和Dcache2.4.2MemoryProtectionUnit（MPU）2.4.3Tightly-CoupledMemory（TCM）接口2.4.4Errorcorrectionand
xinxulsq·2020-07-06 09:25

【Zynq UltraScale+ MPSoC解密学习10】Zynq UltraScale+的PS互连

目录一、功能介绍二、互连框图2.1FPDMainSwitch2.2Cache一致性互连2.2.1FullCoherency2.2.2I/OCoherency2.2.3ACPCoherency2.3互连子模块三、互连寄存器一、功能介绍PS互连由多个Switch组成，这些Switch通过高级可扩展接口（AXI接口）点对点连接系统资源，用于master口和slave口之间传输地址、数据以及响应事务。AR
xinxulsq·2020-07-06 09:25

【Zynq UltraScale+ MPSoC解密学习3】Zynq UltraScale+的GTx

目录一、几个基本概念1.1Serdes1.2GT二、ZynqU+的High-SpeedSerialI/O2.1PS-GTR2.2GTH/GTY一、几个基本概念1.1SerdesSERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(
xinxulsq·2020-07-06 09:24

【Zynq UltraScale+ MPSoC解密学习1】Zynq UltraScale+的基本介绍

目录前言ZynqUltraScale+是啥？和Zynq-7000的比较处理器FPGA（PL）其他（参考ug1085）ZynqU+的应用前言前言就是唠嗑。接触Zynq已一年有余，之前一直是在玩Zynq-7000，最近因为某些原因需转战ZynqUltraScale+，于是开启了学习和应用的新征程。Zynq-7000的基础资料满大街，U+的会少点，不知道是因为用的人相对较少还是因为觉得差异不大的原因，这
xinxulsq·2020-07-06 09:24

FPGA ISP Xilinx MIPI

这里以普通7系列作为讨论的对象，X家高端的KU+/MPSOC+有已经可以直接支持MIPI接口的IO了。
搞FPGA开发的Tony老师·2020-07-06 08:02

Petalinux下SATA接口设计

ZynqUltraScale+MPSOC在PS侧扩展了PS-GTR接口，可以灵活的支持PCIe、SATA和USB3.0连接。我们在自己开发的板卡上支持了SATA数据接口。
wrong_jian·2020-07-06 07:23

ZYNQ UltraScale+ MPSoC USB2.0接口裸机驱动（Mass Storage）

概要ZYNQUltraScale+MPSoC支持支持USB3.0，其功能通过PS侧GTR接口实现。实际设计中，有时希望仅支持USB2.0即可。
wrong_jian·2020-07-06 07:23

Zynq MPSoC 官方Linux DMA驱动调试

ZynqMPSoCLinux官方DMA驱动调试前言Zynq平台下DMA驱动主要有官方在用户层控制的和某大神写的axi_dma驱动，今天主要用官方的进行测试。环境petalinux19.1vivado19.1开始首先搭建逻辑，注意这里DMA用64地址线，不然4GB以上的DDR访问不到，然后输入输出就挂到FIFO上就行。然后FIFO这样挂上去就行然后编译，这是一个漫长的过程，主要是我有个自己的IP以及
Donce Jiang·2020-07-06 05:29

Zynq UltraScale+ MPSoC配置DDR4参数

ZynqUltraScale+MPSoC配置DDR4参数前言自己做自己的嵌入式产品一般要选择合适的DDR，而这里开发板给的是4GB的UIMM的DDR4，也就是电脑上用的，所以用不了，只能自己挂载Component
Donce Jiang·2020-07-06 05:28

Zynq UltraScale+ MPSoC EV系列VCU应用通路搭建

vivado3、官方demo进行学习，连接如下：https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/25329832/Zynq+UltraScale+MPSoC
Donce Jiang·2020-07-06 05:58

Zynq MPSoC翻译-A02FPGAs,Zynq 和 Zynq MPSoC

2.FPGAs,Zynq和ZynqMPSoC!文章目录2.FPGAs,Zynq和ZynqMPSoC!2.1技术时间线2.2Zynq-7000SoC2.2.1Zynq架构特征ZynqPS部分ZynqPL部分ZynqPS与PL部分接口2.2.2Zynq器件2.3XilinxZynqMPSoC2.3.1ZynqMPSoC发布2.3.2ZynqMPSoC架构及其特点2.4FPGA2.4.1什么是FPGA2
chono001·2020-07-06 03:25
上一页 1 2 3 4 5 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他