PHY

【以太网】VSC8512XJG-03、VSC8512XJG-02、VSC8514XMK-14、VSC8514XMK-11千兆以太网（GE）PHY

一、VSC851212PortGbECuPHYwith4DualMediaports[12端口GBECuPHY，带4个双介质端口]概述VSC8512采用单一封装的12端口千兆以太网（GE）铜线PHY解决方案
Mandy_明佳达电子·2024-02-02 13:49

详解PHY设备驱动的工作原理

不管什么驱动，简单的说：我们总是按照设备-驱动-总线的方式去看设备phy设备结构体phy设备的定义如下structphy_device{structphy_driver*drv;//PHY设备驱动structmii_bus
qxqxa·2024-02-01 16:28

ZYNQ PL通过EMIO ETHE1外接PHY由GMII转RGMII

ZYNQ使用AXI_Ethernet编译系统扩展多网口：详见博客：https://mp.csdn.net/editor/html/104765046一，硬件简介1，3个以太网口，1个在PS，2个在PL；1个PS网口，1个PL网口在LINUX上同时使用，PL的网口挂到EMIO上。2，从GMII过度到RGMIIGMII：发送gmii_tx_clkgmii_tx_d[7:0]gmii_tx_engmii
寒听雪落·2024-01-31 14:39

【INTEL（ALTERA）】JESD204C FPGA IP绑定硬件设计在连接过程中有时会失败

这是由TX纠偏失调引起的，当JESD204C英特尔FPGAIP中的原生PHY的通道绑定和双倍宽度传输模式设置打开时，会发生这种
神仙约架·2024-01-30 15:44

蓝牙----蓝牙协议栈Host层

蓝牙协议栈----Host层蓝牙物理层基本信息链路层的状态机进入连接态的步骤主动扫描与被动扫描链路层通信模式蓝牙地址蓝牙设备地址蓝牙标识地址蓝牙接入地址蓝牙广播信道管理蓝牙数据信道跳频蓝牙协议栈Host层包括PHY
一如既往_·2024-01-30 01:43

LAN8720A

1.概述LAN8720A/LAN8720Ai是一款具有可变I/O电压的低功耗10BASE-T/100BASE-TX物理层（PHY）收发器，符合IEEE802.3-2005标准。
姿势的搬运工·2024-01-30 00:01

STM32以太网接口的配置和使用方法详解

STM32微控制器提供了多种系列和型号，不同型号的芯片可能有不同的以太网接口，包括MAC（媒体访问控制器）和PHY（物理层接口）等组件。
嵌入式杂谈·2024-01-30 00:11

CharacterController组件的基本使用

注意事项：1.Move方法是基于世界坐标系的，并且没有重力支持；2.SimpleMove方法也是基于世界坐标系的，有重力支持（重力为游戏项目的全局重力值，在Editor-ProjectSettings-Phy
我与岁月的森林·2024-01-28 15:45

rgene_gamma计算2023-10-02

序列文件：fas或者phy核苷酸序列DNAdataset针对核苷酸序列DNAdataset，需要使用basemlbaseml.ctlse
土雕艺术家·2024-01-27 21:40

rgene_gamma计算2023-10-02

序列文件：fas或者phy核苷酸序列DNAdataset针对核苷酸序列DNAdataset，需要使用basemlbaseml.ctlse
土雕艺术家·2024-01-27 21:40

linux网络数据包流程

网卡驱动或者wifi驱动性能，或者排查网络数据丢包的时候，需要对内核处理包要与基本的了解，从而排查出丢包出现在哪个环节，这里给出大致流程和常用排查方法二、基本框架1、硬件连接1）以太网口网线通过变压器接PHY
锅锅是锅锅·2024-01-24 16:50

linux 系统下网卡phy读写程序

#include#include#include#include#include#include#include#include#include#include#include#include#definereteck(ret)\if(retreg_num=(uint16_t)strtoul(argv[2],NULL,0);ret=ioctl(sockfd,SIOCGMIIREG,&ifr);re
一叶知秋yyds·2024-01-24 16:48

总线协议：GPIO模拟SMI（MDIO）协议（3）：SMI协议测试

0工具准备TN1305TechnicalnoteIEEE802.3-2018STM32F4xx中文参考手册1测试方案我们前面已经完成了GPIO模拟SMI协议的函数设计，接下来我们使用LAN8720这个PHY
时光飞逝的日子·2024-01-22 10:20

总线协议：GPIO模拟SMI（MDIO）协议（1）：SMI协议介绍

它允许应用程序通过时钟线（MDC）和数据线（MDIO）访问PHY寄存器，支持寻址最多32个P
时光飞逝的日子·2024-01-22 10:49

RK356x USB 控制器和 PHY 简介

1RK356xUSB控制器列表RK356xUSBPHY⽀持列表如下表2表2RK356xUSBPHY列表Note:1.表格中，数字N表⽰⽀持N个独⽴的USB控制器；2.表格中，[2×ports]表⽰⼀个PHY
一叶知秋yyds·2024-01-21 19:50

Rockchip linux USB 驱动开发

LinuxUSB驱动架构LinuxUSB协议栈是一个分层的架构，如下图5-1所示，左边是USBDevice驱动，右边是USBHost驱动，最底层是Rockchip系列芯片不同USB控制器和PHY的驱动。
一叶知秋yyds·2024-01-21 19:49

【Rust 日报】2024-01-14 Linux Kernel加入了第一个Rust写的有用模块

看看commit信息：net: phy: add Rust Asix PHY driverThis is the Rust implementation of drivers/net/phy/ax88796b.c
Rust语言中文社区·2024-01-20 11:40

高性价比低功耗高性能蓝牙5.2系统级芯片PHY6230

PHY6230是一款高性价比低功耗高性能BluetoothLE5.2系统级芯片，集成32-bit高性能低功耗MCU，16KBOTP，8KBRetentionSRAM和64KBROM，可选EEPROM。
C18025394486·2024-01-18 18:31

【PHY6222】绑定详解

1.函数详解bStatus_tGAPBondMgr_SetParameter(uint16param,uint8len,void*pValue)设置绑定参数。bStatus_tGAPBondMgr_GetParameter(uint16param,void*pValue)获取绑定参数。param：GAPBOND_PAIRING_MODE，配对模式，可以选择：GAPBOND_PAIRING_MODE
我我我只会printf·2024-01-18 01:53

从零开始的nrf52832蓝牙开发(1)--蓝牙协议基础

概略图：物理层（PHY）：物理层规定了蓝牙频段：2400MHz~2483.5MHz物理层规定了调制解调方案：高斯频移键控首先蓝牙物理传输基于Radio模块，也就是无线电模块。
我我我只会printf·2024-01-18 01:22

【PHY6222】simpleBLEPeripheral剖析

源码剖析main.cmain函数中所有使用extern引用外部的函数均无源码，具体细节不可知。可以看到源码函数有以下几个：hal_rfphy_init：相关参数：hal_init：jump_table.c因为rom的code是不开源的，rom代码调用app就需要一个跳转表。OSAL_SimpleBLEPeripheral.c这个文件中包含应用所包含的所有任务初始化。注意在所有任务初始化函数中，初始
我我我只会printf·2024-01-18 01:22

【驱动】TI AM437x(内核调试-06)：网卡（PHY和MAC）、七层OSI

1、网络基础知识1.1七层OSI第一层：物理层。1）需求：两个电脑之间如何进行通信？具体就是一台发比特流，另一台能够收到。于是就有了物理层：主要是定义设备标准，如网线的额接口类型、管线的接口类型、各种传输介质的传输速率等。它的主要作用是传输比特流，就是从1/0转化为电流强弱来进行传输，到达目的之后再转化为1/0，也就是我们常说的数模转换。这一层的数据是比特。2）定义：该层是网络通信的数据传输介质，
郭老二·2024-01-17 20:44

DWM1000 物理层

UWB物理层DW1000设备的物理层（PHY）参数dwt_config_tconfig={2,/*通道号，用于无线通信。*/DWT_PRF_64M,/*脉冲重复频率，设置为64MHz。
YRr YRr·2024-01-17 09:59

移动端开发进阶之蓝牙通讯（一）

3.0+HS，24M/s-GenericAlternateMAC/PHY（AMP），支持802.11高速数据传输。4.0，引入低功耗蓝牙BL
Kevin写代码·2024-01-17 08:36

【INTEL（ALTERA）】Quartus无法为 F-Tile PMA/FEC Direct PHY 英特尔® FPGA IP启用锁定至参考 （LTR） 模式在，怎么办

说明由于英特尔®Quartus®PrimeProEdition软件23.1及更早版本存在问题，无法为F-TilePMA/FECDirectPHY英特尔®FPGAIP启用锁定至参考（LTR）模式。解决方法对于使用PAM4的PMA类型FGT和采用PAM4/NRZ的PMA类型FHT，没有变通办法。但是，对于具有不归零（NRZ）的物理介质连接子层（PMA）类型FGT，有一种解决方法可以在英特尔®Quart
神仙约架·2024-01-16 12:40

PHY驱动调试之 --- MDIO/MDC接口22号和45号条款(一)

（转载）原文链接：https://blog.csdn.net/u014044624/article/details/123303234最近在调试一款Phy的驱动，从没有任何头绪到略有了解经历了太多的痛苦
Amonter·2024-01-16 01:02

Linux Mii management/mdio子系统分析之四 mdio总线及phy驱动模型及其开发流程

article/details/123303208前三篇文章完成了mdio子系统概述、mdio子系统驱动模型概述、mii_bus子模块方法及驱动实现分析，本篇文章我们主要进行mdio总线驱动实现分析、phy
Amonter·2024-01-16 01:32

Linux Mii management/mdio子系统分析之五 PHY状态机分析及其与net_device的关联

Phydevice主要是对phy的抽象，而net_device主要是对mac的抽象，而mdio总线以及mii_bus主要用于对phy设备的控制（包括设置phy设备的工作模式、速率模式、是否为自适应、phy
qq_0105·2024-01-16 01:01

Linux Mii management/mdio子系统分析之五 PHY状态机分析及其与net_device的关联

Phydevice主要是对phy的抽象，而net_device主要是对mac的抽象，而mdio总线以及mii_bus主要用于
Amonter·2024-01-16 01:00

【INTEL（ALTERA）】使用Intel Agilex7 F-Tile PMA/FEC Direct PHY IP时钟域会出现时序违规行为？

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本中的IntelAgilex®7设备F-TilePMA/FECDirectPHY多速率英特尔®FPGAIP存在问题，您可能会在以下时钟传输上看到时序违规：从时钟：*_auto_tiles|*__reset_controller_src_divided_osc_clk目标时钟：*_auto_tiles|*|hdplda
神仙约架·2024-01-14 06:41

Linux——以太网

一、Linux下的以太网架构1、Linux系统网络协议层架构PHY驱动的功能处于链路层：2、以太网物理层与硬件连接我们重点关注以下两点：（1）与MAC设备的接口，即是gmii还是rgmii。
icy、泡芙·2024-01-13 23:24

MIPI D-PHY TX 一致性测试实例解析 Part 01

序言MIPID-PHYTX端的一致性测试内容如下，总共分为6组，因产品应用场景的需求限制，小编在日常工作中，更多地关注红色所标识的测试内容，接下来，小编将分为三个章节，具体解析下Group3~5的测试内容；Group1(1.1.x)verifiesvariousrequirementsspecifictoDataLaneLP-TXsignalingGroup2(1.2.x)verifiesvari
一只豌豆象·2024-01-13 20:27

FPGA 高端项目：基于 SGMII 接口的 UDP 协议栈，提供2套工程源码和技术支持

版本本协议栈的25G-UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHY1G
9527华安·2024-01-13 11:21

iTOP-3A5000开发板28路PCIE、4路SATA、2路USB2.0、2路USB3.0、LAN、RS232、VGAHDMI等

桥片采用龙芯7A2000，支持PCIE3.0、USB3.0和SATA3.0.显示接口2路、HDMI和1路VGA，可直连显示器;另外内置一个网络PHY，片内集成了自研GPU，搭配32位DDR4显存接口，支持
mucheni·2024-01-13 02:19

Ethernet PHY Test Solution

帕克实验室以太网芯片主要有两大类，以太网交换芯片+以太网PHY芯片以太网PHY涉及到两个接口，三个子层。
薛东弗斯·2024-01-13 02:12

RT-Thread：STM32 PHY 调试，使用软件包 WIZNET 驱动 W5500

2.采用RT-ThreadStudio工程STM32F407VET6芯片，W5500PHY芯片，两者之间使用SPI接口链接。
yutian0606·2024-01-12 23:20

网络变压器的介绍分类及工作原理

它在一块网络接口上所起的作用主要有两个，一是传输数据，它把PHY送出来的差分信号用差模耦合的线圈耦合滤波以增强信号，并且通过电磁场的转换耦合到不同电平的连接网线的另外一端；
Hqst 网络变压器 Andy·2024-01-12 19:33

js 通过某个字段遍历出有规律的数组 比如通过年份遍历出数组

getDetectYear(){this.getDicts("phy_detect_year").then(res=>{//console.log("getDetectYear")//dictValue
木毅01·2024-01-11 19:16

[网络] 国产PHY YT8521S UTP/FIBER 模式的一次调试

硬件环境：NXPT1042(CPU自带MAC)+YT8521S1、问题现象我的板子使用国产裕太的YT8521S，工作模式配置在RGMIIUTP/FIBER，这种工作模式就是光口和电口复用的，不管用户插入是媒介是光口还是网线接口(电口)，网口都应该正常工作的。经过测试当插入网线时UTP功能正常，当接入光纤时，FIBER可成功link成千兆(sdsmiireg0x11=0xbc291000M全双工)，
Adrian503·2024-01-09 18:25

【INTEL（ALTERA）】将 PHY Lite 用于并行接口Intel Agilex7 FPGA IP 时，为何无法对 PLL 进行实例化？

说明由于英特尔®Quartus®PrimeProEdition软件23.1版存在一个问题，在将PHYLite用于并行接口IntelAgilex®7FPGAIP时，无法在顶部子组上对锁相环（PLL）进行实例化。解决方法要变通解决此问题，可以在底部子组中以34-35或36-37的引脚索引实例化差分参考时钟输入。而单个参考时钟输入只能在引脚索引为34或36的底部子组中实例化。如果需要在顶级子库中实例化参
神仙约架·2024-01-09 00:02

龙迅LT9611 2-PORT MIPIDSI/CSI桥接到HDMI（1.4）带HDCP

龙迅LT9611描述：LT9611MIPI®DSI/CSI到HDMI1.4桥具有双端口MIPI®D-PHY接收器前端配置，每个端口有4个数据通道，每个数据通道运行2Gbps，最大输入带宽为16Gbps。
Ren19154948136·2024-01-08 19:49

龙迅LT8912B MIPIDSI桥接到单PORT LVDS加复制一路HDMI，双屏同显

龙迅LT8912B描述：LontiumLT8912BMIPI®DSI到LVDS和HDMI桥采用单通道MIPI®D-PHY接收器前端配置，每个通道有4个数据通道，每个数据通道运行1.5Gbps，最大输入带宽可达
Ren19154948136·2024-01-08 19:19

zigbee和thread的异同点

Zigbee和Thread都是基于IEEE802.15.4标准的无线协议，这意味着它们在物理层（PHY）和媒体访问控制层（MAC）有共同的基础。
state_machine·2024-01-07 18:24

SATA3.0主机控制器IP

SATA3.0HostControllerIPSATA3.0HostIP不仅实现了SATA协议的PHY（物理层）、Link（链路层）和TRN（传输层），并且实现了CMD（命令层）和APP（应用层），支持
FPGA IP·2024-01-07 00:10

PHY原理设计 & Layout CheckList

仔细研读SMSC/MicrochipLAN8720EthernetPhysicallayerlayoutguidlines(AN18.6)1Rx差分对,Tx差分对差分线布线
Kent Gu·2024-01-05 21:54

【AMD Xilinx】ZUBoard（5）：移植KSZ9131千兆phy驱动

【AMDXilinx】ZUBoard（5）：移植KSZ9131千兆phy驱动一、需求二、软件搭建1.在bsp中添加lwip库2.创建lwip的例子三、Phy驱动调试1.问题查找2.修改驱动1）查找芯片手册
王师傅MasterWang·2024-01-05 09:39

【INTEL（ALTERA）】Agilex7 M 系列动态重配置FPGA IP接口 PHY Lite 无法校准

说明由于英特尔®Quartus®Prime专业版软件23.3中存在一个问题，当您以600MHz接口频率或更低的接口频率或更低的IntelAgilex®7M系列FPGA中以600MHz接口频率或更低的频率动态重配置运行并行接口英特尔®FPGAIP的PHYLite时，校准结果将失败。解决方法要变通解决此问题，对于并行接口的PHYLite英特尔®FPGAIP在IntelAgilex®7M系列FPGA中以
神仙约架·2024-01-04 08:19

【5G PHY】5G 物理层加速卡介绍

博主未授权任何人或组织机构转载博主任何原创文章，感谢各位对原创的支持！博主链接本人就职于国际知名终端厂商，负责modem芯片研发。在5G早期负责终端数据业务层、核心网相关的开发工作，目前牵头6G算力网络技术标准研究。博客内容主要围绕：5G/6G协议讲解算力网络讲解（云计算，边缘计算，端计算）高级C语言讲解Rust语言讲解文章目录5G物理层加速卡介绍一、物理层加速的分类1.1内置加速器1.2外挂加速
从善若水·2024-01-02 09:45

RK3566 Android 11平台上适配YT8512C 100M PHY

---------------------------------------+//将1000M的配置关掉，改为100M配置,查看RK3566资料关于以太网的配置即可知道如何修改#if0&gmac1{phy-mode
Keep Coding...·2024-01-02 02:53

IMX8QM以太网

imx8qm包含两路RGMII和MDIO接口，在电路中两路RGMII可共享同一路MDIO接口或各自采用独立的MDIO接口实现对PHY的读写和控制。下面根据不同的连接方式来实现内核中dts的配置。
飘忽不定的bug·2024-01-02 00:59
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他