E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
QUARTUS
实验三 组合逻辑电路的VHDL设计
一、实验目的熟悉
Quartus
Ⅱ的VHDL文本设计过程，学习简单组合逻辑电路的设计、仿真和测试方法。二、实验内容1.基本命题完成2选1多路选择器的文本编辑输入(mux21a.vhd)和仿真测试等步骤。
weixin_33739646
·
2020-07-13 17:43
实验六 序列信号检测器的VHDL设计
一、实验目的（1）进一步熟悉
Quartus
II软件和GW48-PK2S实验系统的使用方法；（2）用状态机实现序列检测器的设计，了解一般状态机的设计与应用二、实验内容1.基本命题利用
Quartus
II实现一个
weixin_33701564
·
2020-07-13 17:45
基于 FPGA 的三线制数码管显示(动态)
开发环境：硬件小梅哥的AC620fpgaEP4CE10F17C8NEDA开发软件
Quartus
II13.0由于静态显示每一个数码管均需要独立的数据线，因此硬件电路比较复杂，成本较高，很少使用。
_Sparks_Fly
·
2020-07-13 12:05
FPGA
FPGA（七）：FPGA与modelsim联合仿真之呼吸灯
在上一篇使用verilog实现呼吸灯的博客中，里面的代码是结合我冬季学期公教中上发的硬件进行实现的，这里通过
quartus
13.1和modelsim联合仿真的形式进行验证。
简一cce
·
2020-07-13 12:59
FPGA
FPGA(五):
Quartus
II 调用Fir IP核使用说明
这几天在忙着写通信原理的项目，其中用到了fir滤波器的部分，从最初的一脸懵逼到初步理解了该怎么去调用ip核以及参数设置，这其中的过程着实不易。这篇博客主要是为了记录自己的学习过程以便日后也可以回想起来相关操作步骤，同时给志同道合的伙伴带来一点点参考，可以少走点弯路。一、MATLAB生成滤波器系数首先采用MATLAB设计一个FIR的低通滤波器。滤波器采样频率为fs=8MHz,过渡带fc=[1MHz2
简一cce
·
2020-07-13 12:59
FPGA
matlab
matlab
fpga
FPGA开发流程——小白入手
为工程文件存放目录；rtl为verilog可综合代码存放目录；testbench为测试文件存放目录；img为设计相关图片存放目录；doc为设计相关文档存放目录；prj文件夹下还建立了子文件夹ip，用于存放
Quartus
Prime
某科大落榜生
·
2020-07-13 10:18
FPGA
FPGA学习笔记2-
Quartus
2简介
Quartus
2简介特性概述全集成设计工具：多种设计输入方法逻辑综合布局布线仿真时序和功耗分析器件编程支持windows,solaris,linux节点锁定和网络许可选项软件版本：1，订购版本，全部支撑
iteye_7884
·
2020-07-13 06:46
实验四 时序逻辑电路的VHDL设计
一、实验目的熟悉
Quartus
Ⅱ的VHDL文本设计过程，学习简单时序逻辑电路的设计、仿真和测试方法。二、实验1.基本命题用VHDL文本设计触发器，触发器的类型可任选一种。
weixin_34161083
·
2020-07-12 23:16
mif文件生成方法
常见生成方法：
Quartus
自带的mif编辑器生成mif软件生成高级编程语言生成前两种方法都有一定的缺陷，主要介绍第三中方法，按照mif文件格式，使用高级编程语言(Matlab、C)编写生成。
yfwyfwyfw
·
2020-07-12 18:16
FPGA
硬件开发的EDA工具
原文地址：http://www.cnblogs.com/oomusou/archive/2011/10/10/linux_
quartus
.html1.絕大部分的EDA工具都在Linux平台上：如Synopsys
yazhouren
·
2020-07-12 18:58
SoC
倒车雷达
本次实验分为三个部分，分别是：用Protest设计一个测距系统的电路：测距电路在
Quartus
II上，设计一个每1秒启动的距离连续测量与计算系统电路：测量计算电路在VS2010上用C#设计一个上位机图形软件
飞翔的哈士奇
·
2020-07-12 14:26
数字系统
关于
Quartus
II 2013安装的历史遗留问题
但实际上保存的还是未修改的原始license文件，因此需要在1处重新选择修改后的license文件（就像程序中的inta=9;intb=a;a=10;一样，虽然我们已经修改完了license（相当于修改了a），但
Quartus
天津大学–神经网络方向–在读研究生
·
2020-07-12 12:15
《FPGA全程进阶---实战演练》第四章之实验平台软硬件使用简介
本章主要是讲解读者在进行FPGA逻辑设计之前的准备工作，需要下载
Quartus
II软件和Modelsim软件，一个是用来进行FPGA逻辑设计，一个是用来对逻辑进行理论分析与验证。
weixin_33705053
·
2020-07-12 07:02
FPGA基础学习(2) -- FIFO IP核(
Quartus
)
ALTERA在LPM（libraryofparameterizedmudules）库中提供了参数可配置的单时钟FIFO（SCFIFO）和双时钟FIFO（DCFIFO）。FIFO主要应用在需要数据缓冲且数据符合先进先出规律的同步或异步场合。LPM中的FIFO包含以下几种：1.SCFIFO：单时钟FIFO；2.DCFIFO：双时钟FIFO，数据输入和输出的宽度相同；3.DCFIFO_MIXED_WID
weixin_30437481
·
2020-07-12 06:30
Verilog-FPGA硬件电路设计之一——if语句优先级问题
综合软件：
Quartus
II一、有优先级的if语句if..elseif..elseif……else..语句中是有优先级的，第一个if具有最高优先级，最后一个else优先级最低。
帕斯酱瞄
·
2020-07-12 01:03
Hardware
第一次接触FPGA至今，总结的宝贵经验
后来读研究生，工作陆陆续续也用过
Quartus
II、FoundaTIon、ISE、Libero，并且学习了verilogHDL语言，学习的过程中也慢慢体会
shaobojiao
·
2020-07-11 22:48
FPGA在
Quartus
Ⅱ平台生成的可调PWM
脉冲宽度调制(PWM)，是英文“PulseWidthModulation”的缩写，简称脉宽调制，是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术，广泛应用在从测量、通信到功率控制与变换的许多领域中。脉冲宽度调制是一种模拟控制方式，其根据相应载荷的变化来调制晶体管栅极或基极的偏置，来实现开关稳压电源输出晶体管或晶体管导通时间的改变，这种方式能使电源的输出电压在工作条件变化时保持恒定，
qq_41399566
·
2020-07-11 20:06
FPGA学习altera系列: 第二篇 数字系统设计思想方法以及软件基本操作
此学习心得是本人之前所写，所用设计软件为
Quartus
II13.1，现
Quartus
II新版本已更新到19+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货
FPGA技术江湖
·
2020-07-11 19:00
FPGA学习系列
vivado 2018.3安装
Xilinx采用的是ISE和vivado；Altera采用的是
quartus
II。
knitzj
·
2020-07-11 19:42
FPGA(现场可编程门正列)
关于
quartus
的FFT IP核的一些整理
软件版本使用
quartus
11.0sp1当然11.0也能打开并仿真。
钱海峰
·
2020-07-11 14:23
FPGA
Ip核调用——FIFO学习（一）
通过fifo的学习，同时为大家介绍
quartus
ii中的ip核的调用。具体步骤如下：在MegaWizardPlug-inManager中搜索fifo，即可进入fifo的io核编辑界面。
隔壁老余
·
2020-07-11 08:21
FPGA设计开发
我的 FPGA 学习历程（01）—— FPGA 基础知识和
Quartus
的安装
高级的嵌入式市场主要分为以下三类：ARM、DSP和FPGA。其中ARM是行业内的佼佼者，目前几乎所有的安卓智能手机都使用ARM授权的CPU架构；而DSP（数字信号处理器）早年就被大面积的应用与电话、DVD、通讯基站等领域。DSP与ARM的区别在于，ARM是通用CPU，DSP则是专用CPU。FPGA则与他们不同，FPGA的名称的由来是由于FPGA功能的成型是在实验室等通常工作环境下进行的；区别与专有
djo26041
·
2020-07-11 05:17
sublime text3 verilog代码编写高级操作篇
刚开始入门也是用的
quartus
自带的编辑器，后来改用notepad++编写代码，界面比
quartus
简介好看。再后来或者最近几个月用gvim，刚开始看别人用，感觉这是神级别的操作，简直6到爆。
dayinzhao2777
·
2020-07-11 04:08
ECC校验算法以及硬件实现 PART 2
这两种实现方式各有优缺点，我们在
Quartus
II下对这两种实现方式分别进行了综合，发现其运行效率和占用面积之间的关系如下表2所示：表2串行CRC与并行CRC的比较速度（bits/cycle）面积
绿之冬
·
2020-07-10 17:22
实验一 逻辑门功能测试与功能变换
实验报告来自电子科技大学中山学院_数字逻辑电路设计课程1.实验目的(1)熟练掌握
Quartus
II下数字逻辑电路的设计流程与设计方法；(2)加深对常用逻辑门逻辑功能的认识，并培养利用基本逻辑门进行功能变换扩展的能力
Murrey_Xiao
·
2020-07-10 11:25
计算机组成原理实验5模型机设计与实验
三、实验环境硬件资源：PC机或笔记本电脑，康芯实验箱；软件资源：
Quartus
17.1设计平台。四、实验原理在实验1、实验2、实验3和实验4的基础上，构造一台模型机并完成调试，掌握整机概念。
sticker_start_tag
·
2020-07-10 00:40
计算机组成原理
FPGA学习笔记
FPGA学习笔记简介软件安装解压或者安装
Quartus
-13安装modelsim-altera
Quartus
破解modelsim破解安装器件库FPGA介绍电源供电运行配置原理图设计方式新建工程新建原理图文件添加元器件编译仿真下载基于原理图的宏功能模块设计
夜雪-初霁
·
2020-07-09 20:59
环境搭建
教程
FPGA
源码 源代码下载 - www.pudn.com 程序员联合开发网
首页上一页下一页尾页页次:1/5页20/页第页2007-11-2623181KB220·qt专门用于嵌入式的图形开发GUI，可以更方..开发工具:C-C++提供者:陈朝辉2007-10-281424KB92·
quartus
26
meng1986
·
2020-07-09 08:26
Java
开发工具
c++
delphi
matlab
basic
图像处理
用
Quartus
II Timequest Timing Analyzer进行时序分析 ：实例讲解 (二)
四，用TimeQuest对DAC7512控制器进行时序分析在对某个对象下时序约束的时候，首先要能正确识别它，TimeQuest会对设计中各组成部分根据属性进行归类，我们在下时序约束的时候，可以通过命令查找对应类别的某个对象。TimeQuest对设计中各组成部分的归类主要有cells，pins，nets和ports几种。寄存器，门电路等为cells；设计的输入输出端口为ports；寄存器，门电路等的
xiao_cong0737
·
2020-07-09 01:14
FPGA
verilog 实现多功能数字钟，定时，报时，校时功能
经过严格的计数器分频后再连接到所有触发器，时钟不能经过多路选择器直接连接到触发器的时钟端编写测试激励，对数字钟进行仿真，要求仿真到的内容有：时分秒、电台报时、定时闹钟、分频，调整时间等，用modelsim完成仿真在
quartus
L Y C
·
2020-07-08 22:49
verilog
fpga
verilog
7天搞定FPGA精录&总结Episode.6 串口通信，系统设计【基于Robei、Altera
Quartus
Ⅱ与Python】
之前参加&组织学校排球比赛的时候，商量到我们可以学习那些正规排球大赛一样，决赛的时候在学校体育馆进行，而且我可以在一旁准备一点EDM热歌作为暖场音乐。然后就有同学用一脸奇怪的表情问我：“你难道要现场打碟吗？”这么多年来，身边的人一直以为，能够在自己的小房间里静坐一整天写代码/写文章/读书的人，一定都是老学究的样子。但凡玩电音的，都是不良青年。客观来看，这种成见并没有错，正是因为大多人都这么看问题，
笙歌散尽
·
2020-07-08 22:49
7天搞定FPGA精录&总结
7天搞定FPGA精录&总结 Episode.3 动手实战，板上点灯【基于Robei与Altera
Quartus
Ⅱ】
再过一段时间就要进入考试密集阶段了，所以最近总结博文更新得勤一些。后面的话还是需要暂停自学进度的。而且我发现由于我的计算错误，实际上这个系列只需要六篇文章就可以谈到串口通信的内容（完成我最初的计划），但是呢Flag既然已经立好，我预备在Ep.7的时候仔细分析一下我在这次数电系统设计课程结课汇报中，与同班同学@JXC合作的一个项目开发思路&代码。作为我FPGA入门系列的一个总结。具体这篇文章分为两个
笙歌散尽
·
2020-07-08 22:49
7天搞定FPGA精录&总结
quartus
中编译报错Warning (18236)解决办法
问题来源##写好udp程序后编译出错：Warning(18236):Numberofprocessorshasnotbeenspecifiedwhichmaycauseoverloadingonsharedmachines.SettheglobalassignmentNUM_PARALLEL_PROCESSORSinyourQSFtoanappropriatevalueforbestperform
刘雁飞
·
2020-07-08 20:58
FPGA
EDA工具介绍（数字设计）
FPGA设计基本设计工具，
QUARTUS
,ISE,Synplifypro,Modelsim.主流FPGA器件主要是两家，Altera和Xilinx。
weixin_30781775
·
2020-07-08 14:15
基于UDP协议的网络摄像头的关键问题解决及调试过程
二、实验平台硬件平台：DIY_DE2软件平台：
Quartus
II9.0+NiosII9.0+VisualStudio2008三、实验内容以VGA显示作为参照，综合调试，使C#端的视频显示正常。
weixin_30667301
·
2020-07-08 14:21
altera小实验——TimeQuest Timing Analyzer初步使用
quartus
ii的时序约束可以通过TimeQuestTimingAnalyzer来完成。
weixin_30455365
·
2020-07-08 13:01
EDA学习--
Quartus
II 9.1最基本的使用方法
Quartus
II9.1的最基础使用。
买柴火的小火柴
·
2020-07-08 10:37
EDA
【
quartus
】用原理图输入法设计4位全加器
利用层次化设计的思想借助一位半加器实现一位全加器知识储备：半加器：1、真值表：2、关系式：全加器：1、真值表：2、由半加器实现的方法如实现方法中所示附：1、各种门电路的图形符号：2、各种逻辑运算的字母符号
quartus
tyrantForever
·
2020-07-08 08:13
quartus
ii
计算机组成原理实验2存储器实验
三、实验环境硬件资源：PC机或笔记本电脑，康芯实验箱；软件资源：
Quartus
17.1设计平台。四、实验原理ALTERA的FPGA中有
sticker_start_tag
·
2020-07-08 03:57
计算机组成原理
EDA技术与实验学习笔记
1.绪论FPGA/CPLD开发套件阿尔特拉Altera：MAX+plus、
Quartus
II赛灵思Xilinx：Fundation、ISE、VivadoCPLD(ComplexProgrammableLogicDevice
菜鸡z先生
·
2020-07-07 23:23
嵌入式学习笔记
【原创】Altera系列工具（
Quartus
II、SOPC Builder、NiosII IDE）工作过程分析
1.NiosIISBTEBuildProject过程分析NiosIIGNUC编译工具：（1）nios2-elf-gcc（2）nios2-elf-ar（3）nios2-elf-g++（4）nios2-elf-insert（5）nios2-elf-objdumpPrj_Name：Prj_***Prj_BSP_Name：Prj_***_bsp点击“BuildProject”，出现如下编译提示信息：mak
angmoci4456
·
2020-07-07 03:50
7天搞定FPGA精录&总结Episode.5 认识协议，操作接口【基于Robei、Altera
Quartus
Ⅱ与Modelsim】
卷携着黑夜，我闭上了眼。站在你的窗前，一切清晰可见，恍如昨日。在这琉璃光影背后，我能辨明世上的一切，唯独没有看清自己。我只有将其打碎，碎如今夜星空。这是一条没有灯火的路，我在夜寂中惶急地奔跑，猝地，我磕倒了，拾起一块碎片。残缺的窗，用血将其填补。——頠宸能够被中诗协认可出席了去年的中国诗酒大会，感觉还是很幸运而不好意思的。包括百余位嘉宾们当时就餐闲谈之时，也有前辈提到我尽管文字清新淡雅，但阅历深度
笙歌散尽
·
2020-07-06 19:02
7天搞定FPGA精录&总结
7天搞定FPGA精录&总结Episode.4 复杂运算，板级体验【基于Robei与Altera
Quartus
Ⅱ】
旅行与读书的关系极其微妙，读书常常在旅行之前很久就已经开始了，旅行却因读书而更加完美。所以，我总是固执地认为读书与旅行是人生最有价值的投资。但若转眼看来，这个问题反而复杂，因为旅行可以是多样的。墙角冰冷的座椅，并不是被我们的体热所炙暖，虽然不透光，但我们无限的遐想确是可以穿越的。所以，当自己真正以读书学习，也就无关是否真正学到了安身立命之本还是那些所谓不正经的闲碎知识。当自己真正以心在旅行，也就无
笙歌散尽
·
2020-07-06 19:01
7天搞定FPGA精录&总结
编程语言
fpga/cpld
开发工具
verilog
芯片
【FPGA】Robei EDA的使用（8）——
Quartus
上板实验
之前在Robei的赛杯群里，看到有人问关于如何将robei的文件导入
Quartus
并下载，Robei在各个教程里，确实也从没有写过关于如何和
Quartus
联调的教程。
Ninquelote
·
2020-07-06 15:30
Robei
FPGA
国产EDA工具Robei与
Quartus
ii联合使用（及在Rrobei设计中一些小技巧）
背景：集成电路设计软件目前在世界上只有几家公司在做，普遍分布在欧美等国家，中国的集成电路设计软件长期依赖于盗版和进口。“工欲善其事，必先利其器”，中国要想大力发展集成电路产业，首先要有自主知识产权的集成电路设计工具。Robei是一款全新的拥有自主知识产权的集成电路设计工具，不仅具备传统的设计工具的代码编写、编译、仿真功能，更增加了可视化和模块化设计理念，具有模块设计透明化，方便模块重新利用，加快设
千歌叹尽执夏
·
2020-07-06 15:17
FPGA
FPGA
EDA
Nios/uCOS II笔记---软件使用综合
Quartus
II11.0、NIOSII11.0XX、HDL设计：1）NIOS内核设计：使用Qsys自带IP：CLKResetNIOSProcessorPeripherals使用自定义IP：按照Avalon
zhuyonghao123
·
2020-07-06 13:58
Nios/uCOS
II
Quartus
II编译器
最近用到
Quartus
II12.0调试CycloneIII系统FPGA时，不知道怎么回事，编译结果不对，SignalTap查看的结果也不对。
zhuyonghao123
·
2020-07-06 13:58
FPGA
使用SignalTap II观察reg与wire值
写Verilog时，虽然每个module都会先用ModelSim或
Quartus
II自带的simulator仿真过，但真的将每个module合并时，一些不可预期的“run-time”问题可能才一一浮现，
平平谈谈才是真
·
2020-07-06 12:18
FPGA/SOPC
FPGA 静态时序分析与约束（2）
Quartus
II时序约束工具简要操作项目简述时序约束步骤约束时钟创建输入时钟创建生成时钟约束自己分频的时钟输入延迟的约束输出延迟的约束设置时序例外设置多周期路径设置false路径操作小结总结项目简述这里提醒
朽月
·
2020-07-06 12:55
FPGA
在
quartus
11.0中使用modelsim进行仿真的步骤
Quartus
11.0用modelsimSE进行仿真新建工程：点击NEXT：输入保存目录以及项目名称：点击NEXT，加入已经存在的文件，有的话，浏览后在点击all或者addall，如果没有，直接点击NEXT
zhanghuaichao
·
2020-07-06 12:00
FPGA
上一页
16
17
18
19
20
21
22
23
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他