RISC 第13页

SI3262 低功耗 SOC +13.56mhz刷卡+触摸三合一芯片，适用于智能锁方案

Si3262是一款高度集成的低功耗SOC芯片，其集成了基于RISC-V核的低功耗MCU和工作在13.56MHz的非接触式读写器模块。

C18025394486·2023-09-19 18:36

CH573/CH571低功耗集成BLE 32位微控制器MCU

目录简介1.系统框图2.芯片特性3.CH57系列选型参考应用领域简介CH573是集成BLE无线通讯的32位RISC微控制器。

dnsj5343·2023-09-18 08:04

CH583/CH582/CH573国产低功耗蓝牙BLE5.3无线SoC芯片工控方案

目录CH583简介芯片特性BLE5.3SoC选型参考蓝牙全系列选型参考应用领域电子标签应用示意图CH583简介CH583是集成BLE无线通讯的RISC-VMCU微控制器。

dnsj5343·2023-09-18 08:04

CH573-04-定时器——RISC-V内核BLE MCU快速开发教程

1.简介芯片提供了4个26位定时器，TMR0、TMR1、TMR2和TMR3，最长定时时间为226个时钟周期。（如果系统时钟周期为32MHz，则最长定时时间为：31.25nS*2^26≈2S），可完成测量输入信号脉冲长度（输入捕捉）或者产生输出波形（PWM），另外TMR1和TMR2支持DMA功能。每个定时器都是完全独立的，可以一起同步操作。2.新建工程复制并粘贴上一讲的中断工程，并重命名为“

IOT趣制作·2023-09-18 08:33

CH573-03-外部中断——RISC-V内核BLE MCU快速开发教程

1.中断模式 CH573芯片的所有I/O管脚都具有中断功能，并可实现睡眠唤醒。为了使用外部中断，端口位必须配置成输入模式。并提供4种触发模式：高电平、低电平、上升沿、下降沿。(位于CH57x_gpio.h文件中)2.创建工程复制粘贴上一节的按键工程，并命名为：CH573F-03-interrupt3.中断初始化与中断函数在这里我们将外部中断配置为按键的一种，在上一节的key.h和key.

IOT趣制作·2023-09-18 08:03

CH573-05-PWM——RISC-V内核BLE MCU快速开发教程

1.简介 PWM，脉冲宽度调制，通过对一系列脉冲的宽度进行调制，来等效地获得所需要的波形（含形状和幅值）简单说就是使用数字信号达到一个模拟信号的效果。结合DMA可以用于模拟DAC的效果。在此处基于上一讲的定时器完成相关操作。从引脚中我们可以看到支持PWM输出的引脚。例如基于定时器的PA9\PA10\PA11\PB22\：另外还有专门提供脉宽调制输出通道的引脚，例如PB14\PB7\PB4\P

IOT趣制作·2023-09-18 08:03

CH573-01-环境搭建篇——RISC-V内核BLE MCU快速开发教程

一、环境搭建1.获取资料首先进入官网获取相关资料：RISC-V内核BLE无线MCUCH573 由于我使用的是WeAct的ch573f开发板，根据淘宝商品链接获取开发板资料，大家根据需要自行下载，对教程内容不影响

IOT趣制作·2023-09-18 08:02

CH573-02-GPIO-按键——RISC-V内核BLE MCU快速开发教程

IOT趣制作·2023-09-18 08:02

[RISC-V MCU 应用开发]RISC-V MCU-遥控智能小车

先介绍一下CH32V307吧，赤菟V307是搭载沁恒自研RISC-V内核青稞V4F的高性能互联型MCU，主频支持144MHz，支持硬件浮点运算（FPU），提供八个UART接口、USB2.0高速接口（480Mbps

21ic电子工程师·2023-09-18 08:57

RISC-V内核BLE 5.3无线MCU CH583 南京沁恒WCH

概述CH583是集成BLE无线通讯的32位RISC微控制器。

动能世纪-张小姐·2023-09-18 08:26

RISC-V内核BLE无线MCU CH573

概述CH573是集成BLE无线通讯的32位RISC-V内核微控制器。

Chery1140·2023-09-18 08:56

CH583--RISC-V内核BLE5.3无线MCU

CH583是集成BLE无线通讯的32位RISC微控制器。

Chery1140·2023-09-18 08:56

CH573-09-BLE蓝牙安卓应用二次开发——RISC-V内核BLE MCU快速开发教程

IOT趣制作·2023-09-18 08:53

RISC-V架构学习——C语言内嵌汇编总结

1、C语言内嵌汇编的作用（1）优化：对于特别重要代码进行优化，出于性能的考虑；（2）C语言需要借助汇编指令来实现特殊功能。比如：C语言中访问系统寄存器就需要借助CSR指令；2、基础内嵌汇编2.1、基础内嵌汇编格式asmasm-qualifiers(AssemblerInstructions)关键字含义asm这是内嵌汇编的关键字，表明这是一个GNU扩展asm-qualifiers修饰词，比如：vol

正在起飞的蜗牛·2023-09-17 12:27

从零学习开发一个RISC-V操作系统（一）丨计算机组成原理相关知识与RISC-V指令集简介

Include everything·2023-09-17 09:05

熊哥保佑你计算机组成原理复习

移码是符号位取反..Cache——主存地址映像：全相联：块号+字块内地址直接映射：标记+行号+字块内地址组相联：标记+组号+字块内地址一个单元==一个字节2路组相联：全相联：直接映射：.CISC和RISC

亖嘁·2023-09-17 05:43

risc-v dv源代码分析

地址为GitHub-chipsalliance/riscv-dv:RandominstructiongeneratorforRISC-VprocessorverificationRandominstructiongeneratorforRISC-Vprocessorverification-GitHub-chipsalliance/riscv-dv:Randominstructiongenerat

youzjuer·2023-09-17 01:04

RISC-V Reader 笔记（六）RV32V

RV32V早期并行数据计算：采用SIMD单指令多数据，把一个64位宽寄存器拆成若干个32168位长度部分并行计算。这种方法前期看起来十分简单诱人。但是后来如果要扩展SIMD寄存器宽度，也要复杂化指令集，复杂开销越来越大。向量操作：把数据取出来放入长长的向量寄存器中，流水线并行运算后从向量寄存器中分别取回到内存。并且，时钟周期内能进行的最大操作数和向量长度是分离的，不像SIMD程序员要考虑怎么分分几

灰海宽松·2023-09-17 01:33

ARMv7-A 那些事 - 2.通用寄存器与流水线

世界上有很多种体系结构的处理器，比较知名的处理器体系结构有：ARM、x86、RISC-V、mips、LoongAr

jackailson·2023-09-17 01:23

【【萌新的RISC-V学习之再看计算机组成与设计大收获总六】】

萌新的RISC-V学习之再看计算机组成与设计大收获总六我们在进行设计的时候首先要明白一点就是确定我们的设计所需要的指令的大小和地址的大小指令集是32位的而地址则一般更多的是64位数据也是64位PC与指令寄存器之间的关系

ZxsLoves·2023-09-16 17:10

【【萌新的riscV的学习之关于risc指令集的学习使用总五】】

萌新的riscV的学习之关于risc指令集的学习使用总五opcode（操作码）指令的基本操作rd目的操作数寄存器用来存放操作结果funct3一个另外的操作码字段rs1:第一个源操作数寄存器rs2:第二个源操作数寄存器

ZxsLoves·2023-09-16 17:40

【【萌新编写risc-v之软件的学习使用】】

萌新编写risc-v软件的学习使用对于vscode我其实没什么好说的就是先配置好环境其实vscde作为一个编译器的软件其实并不需要指望能往里面加载多少功能我们需要做的就是赋予编辑器更好用的功能和体验有些人会在

ZxsLoves·2023-09-16 17:08

神目推出3D结构光人脸识别模组

3D结构光人脸识别模组神目3D结构光人脸识别模组基于神目专有深度学习人脸识别算法，集成领先的3D结构光摄像头、低功耗RISC-V控制板和神经网络加速单元。

qiao哈哈·2023-09-15 15:49

龙芯指令集LoongArch——学习笔记（1）

1龙芯架构PDF下载链接：https://www.loongson.cn/download/index1.1龙芯架构概述龙芯架构具有RISC指令架构的典型特征。

阳排·2023-09-15 09:47

在 RISC-V 架构中， Keystone Enclave在程序中设置安全参数，执行加密和解密操作，示例代码说明...

KeystoneEnclave是一个基于RISC-V架构的信任执行环境(TEE)，它可以在程序中设置安全参数，执行加密和解密操作。示例代码可能包括设置秘钥、加密数据、解密数据等操作。

Thomas杨大炮·2023-09-14 23:20

在 RISC-V 架构中， Keystone Enclave的管理员如何实现创建加密密钥，代码说明。Keystone Enclave的流程是怎样的，运行过程是怎样的，列出函数调用关系栈...

RISC-V架构中KeystoneEnclave的管理员可以使用硬件保护的密钥生成器来创建加密密钥。具体实现方式可能因具体实现而异。

无声远望·2023-09-14 23:50

ARM、MCU、DSP、FPGA、SOC你知道是什么吗？

ARMARM处理器是Acorn计算机有限公司面向低预算市场设计的第一款RISC微处理器。更早称作AcornRISCMachine。

果乐果香·2023-09-14 21:18

ARM、MCU、DSP、FPGA、SOC各是什么？区别是什么？(转)

ARMARM处理器是Acorn计算机有限公司面向低预算市场设计的第一款RISC微处理器。更早称作AcornRISCMachine。

weixin_30294021·2023-09-14 21:48

ARM接口试题

一、选择题1.ARM属于（A）[A]RISC架构[B]CISC架构2.ARM指令集是（C）位宽，Thumb指令集是（B）位宽的。

weixin_42381333·2023-09-14 20:15

源码编译risc-v虚拟机和编译器 riscv-gnu-toolchain 和 riscv-tools 在ubuntu 22.04

1.编译riscv-gnu-toolchain1.1预备环境$sudoapt-getinstallautoconfautomakeautotools-devcurlpython3libmpc-devlibmpfr-devlibgmp-devgawkbuild-essentialbisonflextexinfogperflibtoolpatchutilsbczlib1g-devlibexpat-de

Eloudy·2023-09-14 07:38

RISV-V架构的寄存器介绍

1、RISC-V的通用寄存器（1）在编写汇编代码时，使用寄存器的ABI名字，一般不直接使用寄存器的编号；（2）x0-x31是用来做整形运算的寄存器，f0-f31是用来做浮点数运算的寄存器；RISC-V一定有

正在起飞的蜗牛·2023-09-14 03:57

链接器松弛优化原理介绍

1、前言（1）要理解链接器松弛优化，需要先理解：RISC-V架构的寻址方式、编译和链接过程；（2）链接器松弛优化在《RISC-V体系结构编程与实践》6.4节有详细介绍；2、链接器松弛优化介绍（1）作用：

正在起飞的蜗牛·2023-09-14 03:56

软件设计师_计算机组成与体系结构

计算机组成与体系结构文章目录1.1数据的表示1.1.1进制的转换1.1.2原码反码补码移码1.1.3浮点数运算1.2计算机结构1.3Flynn分类法1.4CISC和RISC1.5流水线技术1.6存储系统

至zzz·2023-09-13 15:51

RISC-V MCU开发之外设介绍 - 高速USB（内置PHY）

RISC-VMCU赤菟V307采用内置自研高速USBPHY方案不仅解决了上述问题，同时实现了在10

Taoyukai·2023-09-13 13:02

[RISCV] KVM RISCV64 on QEMU

KVMRISCV64onQEMU用QEMU/Spike+KVM运行RISC-VHost/GuestLinuxRISC-V虚拟化模式切换简析RISC-VKVM虚拟化：用户态程序

_山猫·2023-09-13 12:56

麻省理工用碳纳米管做出CPU，成功执行“Hello World”经典程序

pagetype=news&id=442327根据TPU的报道，麻省理工学院的研究人员与来自AnalogDevices的科学家合作，成功地构建了完全使用碳纳米管（CNT）的CPU，基于RISC-V架构。

Shirleyslife·2023-09-13 09:19

[NSSCTF 2nd] NSS两周年纪念赛。

PWNNewBottleOldWine这个没作出来，一时还不明白RISC-V64怎么弄本地环境，不过看了WP感觉很简单，取flag用不着环境。IDA不给翻译了，一点点看汇编。

石氏是时试·2023-09-13 01:14

JVM 虚拟机 ---＞ JVM 基础概念

虚拟机—>JVM基础概念一、Java跨平台Java是一种可跨平台的编程语言，我们通常把CPU处理器与操作系统构成的计算机系统整体成为叫平台不同的CPU，差异主要在底层指令集不同，指令集分为精简指令集（RISC

Kⅈꫛᧁ269·2023-09-11 17:11

mycpu和myproc

RISC-V给它的CPU编号，给每个CPU一个

诗子黎·2023-09-11 06:52

《ARM裸机》2--ARM体系结构和汇编指令

目录一、可编程器件的编程原理二、指令集对CPU的意义三、RISC和CISC的区别四、统一编址、独立编址、哈弗结构、冯诺依曼结构五、寄存器（***重点***）六、内存映射七、CPU和外部存储器的接口八、iMX6ULL

m0_73853811·2023-09-11 02:18

汇编语言基础--嵌入式

ARM汇编特点1：LDR/STR架构·ARM采用RISC架构，CPU本身不能直接读取内存，而需要先将内不吃呢中内容加载到cpu中的通用寄存器中才能被cpu处理·ldr（loadregister）指令将内存内容加载到通用寄存器

Aliukk·2023-09-11 02:48

软考---软件设计师考试知识汇总

计算机组成原理与体系结构#课程考试内容1.数据的表示2.计算机结构3.flynn分类法4.cisc与RISC5.流水线技术6.储存系统7.总线系统8.可靠性9.效验码知识点汇总一.数据的表示1.R进制转十进制使用按权展开法

谁的青春不是梦·2023-09-10 20:40

Si3262 一款低功耗刷卡+触摸+mcu 三合一SOC芯片

Si3262是-款高度集成的低功耗soC芯片，其集成了基于RISC-V核的低功耗MCU和工作在13.56MHz的非接触式读写器模块。

weng13924672287·2023-09-10 20:01

MSP430 PWM波控制蜂鸣器

姓名：杨汉雄学号：19011210569【嵌牛导读】MSP430系列单片机是美国德州仪器（TI）1996年开始推向市场的一种16位超低功耗、具有精简指令集（RISC）的混合信号处理器（MixedSignalProcessor

d36a3fd5b3e4·2023-09-10 06:41

【RISC-V 常用汇编指令集】

RISC-V常用汇编指令集一、通用寄存器介绍寄存器ABI名用途Saverx0zero读取时总为0，写入时不起任何效果（只有读RO权限）-x1ra存放函数返回地址(returnaddress)Callerx2sp

张小兔爱钱钱·2023-09-09 07:23

RV32I：RISC-V 基础整数指令集

目录RV32I指令指令格式RV32I寄存器RV32I整数计算RV32Iload和Store条件分支无条件跳转RV32I杂项RV32I特性一个例子参考提升计算性能并且让用户能切实享受到性能提升的唯一方法是同时设计编译器和计算机。这样软件用不到的特性将不会被实现在硬件上…——FrancesElizabeth“Fran”Allen,1981RV32I指令图2.1是RV32I基础指令集的一页图形表示。

夏筱·2023-09-09 07:20

risc-v指令集手册（非特权架构）- ‘Zicsr’控制和状态寄存器（CSR）指令V2.0（已批准）

RISC-V定义了与每个hart关联的4096个控制和状态寄存器的独立地址空间。本章定义了在这些CSR上运行的完整CSR指令集。

masterleego·2023-09-09 07:17

risc-v指令集手册（非特权架构）- RV32/64G指令集列表

RISC-V项目的一个目标是将其用作稳定的软件开发目标。