RTL

Barrel Shifter RTL Combinational Circuit——桶移位寄存器SystemVerilog实现

在本博客中，将围绕许多设计中存在的非常有用的电路（桶形移位器电路）设计电路。将从最简单的方法开始实现固定位宽字的单向旋转桶形移位器，最后设计一个具有可参数化字宽的多功能双向桶形移位器电路。BarrelShifter桶形移位器是一种数字电路，可以将数据字移位指定位数，而不使用任何顺序逻辑，仅使用纯组合逻辑。它有一个控制输入，指定它移动的位数。桶移位器类似于移位寄存器（多位），不同之处在于寄存器的移位
疯狂的泰码君·2024-01-27 14:07

vivado I/O和时钟规划设计流程步骤

项目设计流程从一个空的I/O规划项目、RTL设计项目或合成后网表项目。
cckkppll·2024-01-25 07:23

css的flex-direction: column；与direction: rtl；的作用

flex个人理解对子元素影响设为Flex布局以后，子元素的float、clear和vertical-align属性将失效。作用自身的样式1.flex-direction属性决定主轴的方向(即项目的排列方向)2.flex-wrap属性定义,如果一条轴线排不下，如何换行。3.flex-flow属性是flex-direction属性和flex-wrap属性的简写形式，默认值为rownowrap。4.ju
天香自然，地上红豆·2024-01-25 06:26

网卡为瑞昱 RTL8168/8111/8112

网卡型号为瑞昱RTL8168/8111/8112GigabitEthernetController/戴尔无法达到千M的问题https://www.cnblogs.com/Joetao/articles/
weixin_44055026·2024-01-24 03:17

deep liunx安装8188gu无线网卡

只能lsusb查看网卡芯片型号（8188gu），之后通过必应搜索一番后发现https://github.com/McMCCRU/rtl8188gu#readme。抱着试试看得心态下载解压。
2205_75282528·2024-01-24 01:15

Quartus与ModelSim联合仿真启动ModelSim失败(已解决)

今天学习使用Quartus启动ModelSim对rtl文件进行仿真，RTLsimulation报错，无法启动ModelSim：看了很多博客，可以在ModelSim的directory结尾加\，但我加上还是不行
Liweiei·2024-01-23 08:45

FPGA经典书籍分享

全书内容包括Vivado设计套件的特性，全面可编程FPGA器件的架构，使用Vivado套件创建复杂数字系统设计项目，仿真系统功能，RTL分析产生网表文件，性能要求的时序约束及综合，布局布线
light6776·2024-01-23 07:31

15.1_使用Verilog设计：一个简单的状态机设计——序列检测器（可实现重复性检测）

使用Verilog设计：一个简单的状态机设计——序列检测器（可实现重复性检测）1，一个简单的状态机设计：可重复性序列检测器2，可重复性状态机序列检测实现2.1，RTL设计代码实现2.2，tb测试代码实现
向兴·2024-01-23 06:28

香橙派5 RK3588使用RTL8188FTV USB无线网卡

这几天贪小便宜在某宝上买了个五块九的USB网卡，芯片方案是RTL8188FTV，结果上香橙派5上没有驱动。花了点时间从6.2内核那边反向移植了驱动，现在提供给大家使用。
CNflysky·2024-01-23 06:33

[EFI]ASUS Tuf Gamming B550m Plus+AMD Ryzen 5 4650G电脑 Hackintosh 黑苹果efi引导文件

AMDRyzen54650G已驱动内存32GB(4x8GB)AsgardRGB@3200已驱动硬盘Samsung970Pro512Gb已驱动显卡SapphireRX6600XT已驱动声卡ALCS-1200A已驱动网卡RTL81252.5GbE
黑果魏叔·2024-01-22 21:08

Ubuntu 安装TP-LINK驱动(TL-WDN5200H 2.0)

2.下载驱动，链接：https://github.com/brektrou/rtl8821CUgitclonehttps://github.com/brektrou/rtl8821CU.git或
ddd-333·2024-01-22 14:28

数字IC后端设计如何从零基础快速入门？(内附数字IC后端学习视频）

数字IC后端工程师主要职责是把数字IC前端工程师写的逻辑功能RTL转变成物理实际连线GDS版图。这个过程的本质是基于一定的时序约束和物理约束将设计的逻辑功能等价转变成物理连接。
IC拓荒者·2024-01-22 01:32

BuildRoot配置RTL8822CE WIFI&BT模块（BT部分）

BuildRoot配置RTL8822CEWIFI&BT模块（WIFI部分）-CSDN博客WIFI部分更新一下：①、rkwifibt.mk查看了output/rockchip_rk3399_tinkerboard2
zoipuus·2024-01-21 18:45

FPGA中为什么不能双时钟触发

1双沿触发写法always@(posedgeclkornegedgeclk)beginA<=1’b0;end这种写法是错误的，因为在FPGA的内部所有的寄存器只支持单沿采样触发，因此在编写RTL级代码时
CWNULT·2024-01-21 14:34

虚拟机网络不稳定问题

原因：在虚拟机里，默认windows系统虚拟的网卡是RTL8139C的网卡，此网卡在网络重负载下易发生崩溃现象。方案：使用vhost_net模块echovhost_net>/etc
会九卦的兔子·2024-01-20 03:44

vivado 使用IP Integrator源

使用IPIntegrator源在VivadoDesignSuite中，您可以在RTL中添加和管理IP子系统块设计（.bd）项目或设计。使用VivadoIP集成程序，您可以创建IP子系统块设计。
cckkppll·2024-01-19 23:43

vivado RTL分析

RTL分析概述AMDVivado™DesignSuite具有由源文件表示的设计的三个视图和添加到项目中的设计约束，或在非项目模式下读取到内存中：阐述了RTL的设计、综合设计、布局和布线设计。
cckkppll·2024-01-19 22:42

vivado RTL运行方法检查、分析方法报告、报告DRC

您可以生成关于打开、详细阐述、综合或实现的方法论报告设计对于详细设计，方法报告会检查XDC和RTL文件。
cckkppll·2024-01-19 22:42

vivado 调试设计

您可以在任何组合中使用此设计和调试方法以下设计流程阶段：•RTL级设计模拟•系统内调试除了使用
cckkppll·2024-01-19 22:42

vivado RTL 非项目模式下的精细化设计

非项目模式下的精细化设计在非项目模式下，您可以执行RTL的详细说明。您也可以交叉探测返回RTL并运行DRC。交叉探测需要使用start_guiTcl命令。
cckkppll·2024-01-19 22:11

[EFI]Acer Aspire A515-54g电脑 Hackintosh 黑苹果efi引导文件

Inteli510210U已驱动内存16GbDDR42400Mhz已驱动硬盘Samsung970Pro512Gb已驱动显卡Intel®UHDGraphics630已驱动声卡RealtekALC255已驱动网卡RTL8111
黑果魏叔·2024-01-18 12:26

BuildRoot配置RTL8822CE WIFI&BT模块（WIFI部分）

TinkerBoard2主板自带的无线模块为RTL8822CE，PCIe接口之前在风火轮下载的Linux源码编译出来的BuildRoot根文件系统没有相关的驱动文件[root@rk3399:/]#find
zoipuus·2024-01-18 04:38

vivado 使用约束、添加和创建约束文件

您可以在设计流程的各个步骤中创建约束，包括RTL分析，综合和实现。有关约束文件、约束集和的详细信息各种类型的约束，请参阅VivadoDesignSuite用户指南：使用约束（UG903）。Vivad
cckkppll·2024-01-18 01:55

vivado 使用模拟源、添加和创建仿真源文件

交叉探测到源文件VivadoIDE从以下窗口提供对RTL源文件的交叉探测：•示意图窗口（RTL阐述、综合或实施）•网表窗口（合成或实现后）•设备窗口（用于实现的设计）若要交叉探测，请从任何窗口中选择一个单元格
cckkppll·2024-01-18 01:25

centos 7 安装无线网卡rtl8188EUS_rtl8189ES驱动

想搞个Linux服务器，但是不想用网线，用无线网卡，是TP-LINKTL-WN725NV2型号的，Linux的驱动不好找。刚开始在官网找了一个，但是版本太老旧了，编译出错。（我的Linux内核是3.10的，create_proc_entry函数已经在3.9以后废弃了，可以查阅相关资料）之后在github上找了一个比较新的。链接看这里！！！！！！http://www.oschina.net/ques
milk448249712·2024-01-17 22:41

【RV1103/RV1106】使用Buildroot构建文件系统支持Bluetooth--交叉编译Bluez5

Automaticwrap-basedsubprojectdownloadingisdisabledbluez5编译时编译错误1：编译错误2：查看一下各个软件的依赖关系最终的配置测试hciconfig测试RTL873BS
liefyuan·2024-01-16 19:57

EDA期末复习

题目类型及分值分布1.选择10个，一个2分2.名词解释5个，一个2分（去年的五个是：CPLD，ASIC,LUT,EDA,RTL）3.VHLD程序填空3个，一个10分（依次是：D触发器，4选1多路开关，移位寄存器
__dh·2024-01-15 23:40

vivado IP使用

在VivadoIDE中，您可以在RTL项目中添加和管理以下类型的IP核心：•VivadoDesignSuiteAMD核心实例文件（XCI）XCI格式的IP核是VivadoDesignSuite的原生内核
cckkppll·2024-01-15 08:28

RTL8762D initialization of process

0Preface/Foreword初始化流程包括：系统初始化流程：不同的条件，系统会执行不同的启动模式正常启动流程：正常启动模式1sourcecodeanalysis1.1main函数该函数是应用的入口，系统通常执行正常模式/*******************************************************************@briefmain()isastart
yanlaifan·2024-01-15 08:28

面向前端设计的DFT基础介绍（一）——MBIST存储器内建自测试

DFT的IP如何与我的RTL设计配合？后端设计者则需要理解：DFT的IP对面积和时序有怎样的影响？DFTmode的时钟树如何
飞奔的大虎·2024-01-14 12:10

vivado 使用源文件

使用源文件概述源文件包括从AMDIP添加的设计源、知识产权（IP）源目录、RTL设计源、从系统添加的数字信号处理（DSP）源生成器工具和IP子系统，也称为块设计，由IP集成商创建AMDVivado的功能
cckkppll·2024-01-14 04:49

vcs -xprop的理解

设计人员使用RTL构造描述硬件行为。然而，某些RTL仿真语义不足以准确地为硬件行为建模。因此，相比实际硬件行为，仿真结果要么太过乐观，要么太过悲观。因为这些语义限制，Verilog和VHDLR
Num One·2024-01-13 09:10

[Synopsys][vcs工具] vcs_xprop 学习

设计人员使用RTL构造描述硬件行为。然而，某些RTL仿真语义不足以准确地为硬件行为建模。因此，相比实际硬件行为，仿真结果要么太过乐观，要么太过悲观。
那么菜·2024-01-13 09:36

xprop仿真选项对RTL X态传播的影响

设计人员使用RTL构造描述硬件行为。然而，某些RTL仿真语义不足以准确地为硬件行为建模。因此，相比实际硬件行为，仿真结果要么太过乐观，要么太过悲观。
尼德兰的喵·2024-01-13 09:05

[vcs] x-propagation flow

对于验证来说，在Simulation阶段进行RTL功能仿真时，X态表示unkown高低电平不确定的状态。Verilog对于X态的propagate传播处理，是偏乐观的。
江左嘻哈说·2024-01-13 09:34

Modelsim10.4安装

特点（了解，可跳过）RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；单内核VHDL和Verilog混合仿真；源代码模
Ephtiny·2024-01-11 08:38

vivado 导入工程、TCL创建工程命令、

导入外部项目您可以使用导入在VivadoIDE外部创建的现有RTL级项目文件SynopsysSynplify。VivadoIDE检测项目中的源文件并自动添加文件到新项目。
cckkppll·2024-01-11 00:13

xilinx入门操作

一.工程创建（1）点击createproject创建工程；（2）点击下一步（3）填写项目名字，项目要存放的位置（重点）；（4）点击下一步（5）选择RTL；（6）点击下一步（7）这里可以加入用编写的文件，
我来挖坑啦·2024-01-10 14:06

【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 13:09

【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:43

【Verilog】期末复习——设计有32个16位存储器的ROM

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:13

【Verilog】期末复习——设计11011序列检测器电路

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-10 08:42

【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:22

【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

系列文章FPGA:现场可编程逻辑门阵列ASIC：专用集成电路IP：知识产权RTL
不怕娜·2024-01-08 22:52

【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:52

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜·2024-01-08 22:48

欢迎刚用上deepin的你——无法WiFi连接

刚用上deepin的你——无法WiFi连接原因：从deepin官网中下载的15.11版本可能因为其内核太低，导致无法识别某些无线网卡驱动的型号，如华为magicbook2019科技尝鲜版的无线网卡驱动rtl8822ce
燃梅·2024-01-08 10:28

14.7-时序反馈移位寄存器建模

时序反馈移位寄存器建模1，阻塞赋值实现的LFSR，实际上并不具有LFSR功能1.1.1，RTL设计，阻塞赋值1.1.2，tb测试代码1.1.3，波形仿真输出，SIM输出，没实现LFSR1.2.1，RTL
向兴·2024-01-07 15:19

【IC前端虚拟项目】数据搬运指令处理模块前端实现虚拟项目说明

上一个虚拟项目ICer萌新入职虚拟项目完成之后更了一段时间的脚本教程IC萌新的脚本培训教程又重新把那个700行RTL代码的risc处理器重新写了一遍，可以说是非常的忙碌啊（主要是还得上班呢嗷，工作才是第一生产力
尼德兰的喵·2024-01-07 11:15

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他