E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog项目实践
Verilog
之小规模经典电路设计
verilog
语句执行顺序每个语句块，是事件(event)触发执行的主要分为连续赋值语句assign过程赋值语句always,initial(只执行一次)连续和过程之间是并行执行的，只要满足出发条件即可
Per_HR7
·
2023-12-25 23:48
fpga开发
【【IIC模块
Verilog
实现---用IIC协议从FPGA端读取E2PROM】】
IIC模块
Verilog
实现–用IIC协议从FPGA端读取E2PROM下面是design设计I2C_dri.vmoduleIIC_CONTROL#(parameterSLAVE_ADDR=7'b1010000
ZxsLoves
·
2023-12-25 17:05
Verilog学习系列
FPGA学习
fpga开发
单片机
嵌入式硬件
【FPGA】
Verilog
实践：优先级编码器 | Priority encoder
0x00优先级编码器（Priorityencoder）"能将多个二进制输入压缩成更少数目输出的电路或算法的编码器"优先级编码器是一种编码器，它考虑了两个或更多输入位同时变为1但没有收到输入的情况。当输入进来时，优先级编码器会按照优先级顺序进行处理。通常，它按升序或降序排列输入的优先级，当没有输入时，它会向输出一个1，以区分零输入和零输出。在下面的真值表中，输入值的优先级顺序如下：优先级编码器012
柠檬叶子C
·
2023-12-25 17:52
fpga开发
【产品】互联网运营指标介绍与
项目实践
项目目标根据产品运营情况创建运营指标体系以日和周围单位，分别制作日报和周报。日报存放粒度较细的指标，周报则多以趋势对比分析为主。此外，还需要创建一些对比型和趋势性指标。根据运营指标体系整合和创建一个用户价值指标。创建一个用户活跃度指标，使得该指标能更好地监控产品的运营效果和效率。指标体系骨灰级流量指标PV（访问页面数）UV（唯一访问人数）Visit（会话），若一个用户两次访问时间超过30分钟，则认
summer108
·
2023-12-25 06:04
产品
数据分析
大数据
【数字IC设计】
Verilog
计算x/255的商和余数
问题描述已知x是16位无符号整数，求x除以255的余数和商。尽量降低实现方式的硬件开销（包括面积和时序）思路由于除数255是一个常数，因此，直观上给人的感觉就是应该有相应的优化方法，即相对于除数可变的实现方式，在面积、时序方面应该有所改善。对于该问题，本文给出了如下所示的解决方式：记hi=x[15:8]lo=x[7:0]则有：x=hi*256+lo对上式稍做变换，有x=255*hi+(hi+lo)
FPGA硅农
·
2023-12-25 01:52
数字IC进阶
数字IC
数字IC设计
解密：一个程序员的真实生活感悟，看完你还想做程序员吗？
本人从事在线教育c++十年工作经验现在精心整理了一套从小白到
项目实践
开发各种学习资料如果你想学想加入我们请关注我在私信回复“编程”就可以领取学习资料！！
程序员小伙伴
·
2023-12-24 22:35
LabVIEW与PID在温度测控系统中的应用
系统的核心在于LabVIEW的FPGA模块，该模块允许开发者无需深入底层硬件描述语言（如VHDL或
Verilog
）即可配置FPGA，极大简化了硬件集成过程。在软件设计方面，LabV
LabVIEW开发
·
2023-12-24 20:28
LabVIEW开发案例
fpga开发
labview
LabVIEW开发
LabVIEW
LabVIEW编程
Verilog
字符串
文章目录字符串简介字符串声明字符串操作输出字符画字符串简介一个字符串是由双引号"括起来并包含在一行中的字符序列。在表达式和赋值语句中，用作操作数的字符串被视为由8bitASCII码值表示的无符号整数常量。字符串声明字符串变量是wire/reg类型的变量，宽度等于字符串中的字符个数乘以8。reg[8*12-1:0]stringVar;//可以存储12个字符initialbeginstringVal=
暴风雨中的白杨
·
2023-12-24 18:56
FPGA
Verilog
FPGA
Verilog
if语句阻断z状态传播
一、测试代码设置两组输入输出，对比使用assign赋值语句与alwaysif语句。if_assign_test.v`timescale1ns/1ps////Engineer:wkk//ModuleName:if_assign_test//moduleif_assign_test(inputif_a_in,inputif_b_in,inputif_c_in,inputif_d_in,inputass
暴风雨中的白杨
·
2023-12-24 18:25
FPGA
verilog
Verilog
RAM/ROM的数据初始化
文章目录一、初始化方式二、测试FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0。一、初始化方式复位时按地址写入初值always@(posedgeclk_inornegedgerst_n_in)beginif(!rst_n_in)beginram_reg[0]<=xxx;ram_reg
暴风雨中的白杨
·
2023-12-24 18:55
FPGA
fpga开发
“FPGA+MDIO总线+UART串口=高效读写PHY芯片寄存器！“（含源代码）
本文通过
Verilog
HDL去实现MDIO，但是88E1518芯片对不同页的寄存器读写需要切换页，无法直接访问寄存器，如果通过代码读写某些固定寄存器的话会比较麻烦。
电路_fpga
·
2023-12-24 17:50
fpga开发
「
Verilog
学习笔记」并串转换
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网串并转换操作是非常灵活的操作，核心思想就是移位。
KS〔学IC版〕
·
2023-12-24 17:57
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」序列发生器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_generator(inputclk,inputrst_n
KS〔学IC版〕
·
2023-12-24 17:27
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」自动售卖机
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesale(inputclk,inputrst_n,inputsel
KS〔学IC版〕
·
2023-12-24 17:25
Verilog学习笔记
学习
笔记
Verilog
always（*）是什么意思？
在最开始学习
verilog
时，发现别人写的代码中出现了always@（*）的代码，当时也是一脸懵，不知道啥意思，也找不到人询问，网上也很少解答这种简单问题的，所以写下这样一个解答，希望刚学习的小白可以很快的理解它的含义
文华也曾献与你
·
2023-12-24 12:25
fpga开发
verilog
中#是什么意思？#有什么作用？
在使用
verilog
语言进行硬件描述时，你是否也经常用到#这个符号，那么你是否关心过这个符号到底是什么意思呢？它的作用是什么呢？
文华也曾献与你
·
2023-12-24 12:25
fpga开发
python快速上手下载_Python编程快速上手PDF高清完整版免费下载|百度云盘
本书的目的，不仅是介绍Python语言的基础知识，而且还通过
项目实践
教会读者如何应用这些知
weixin_39548805
·
2023-12-24 09:01
python快速上手下载
ZYNQ之FPGA学习----Vivado功能仿真
Vivado还支持与ModelSim、
Verilog
Compiler
鲁棒最小二乘支持向量机
·
2023-12-23 23:55
一起学ZYNQ
笔记
fpga开发
经验分享
ZYNQ
Vivado
功能仿真
【0基础学会
Verilog
】007.
Verilog
实现类似C语言的循环结构
本文介绍如何使用
Verilog
HDL语言实现类似C语言循环结构，以此为基础进一步向同学们介绍
Verilog
语法1.C语言循环结构求累加和函数1.1待转换的C语言函数–For循环结构求和#include/
richfu72
·
2023-12-23 23:24
0基础学会Verilog
fpga开发
开发语言
【0基础学会
Verilog
】005.
Verilog
语言的选择结构
通过前面的博文我们已经学会如何将一个简单的计算多项式的值C语言函数转换为具有相同功能的
Verilog
模块，并为其编写相应的测试模块，即所谓testbench对其进行仿真，通过对仿真波形的检查可以验证所设计模块的功能是否与
richfu72
·
2023-12-23 23:54
0基础学会Verilog
fpga开发
c语言
c++
算法
【0基础学会
Verilog
】006.
Verilog
语言的多分支选择结构
本篇博文介绍如何将C语言的多分支选择结构转换为
Verilog
硬件模块。我们知道，C语言的选择结构有两种形式，if-else结构和switch-case结构。
richfu72
·
2023-12-23 23:54
0基础学会Verilog
fpga开发
c语言
c++
vivado仿真
Verilog
的代码编写完成了，代码是否正确，需要经过仿真的验证。
AI_vvv
·
2023-12-23 23:53
VIVADO
fpga开发
【0基础学会
Verilog
】004. 学会使用Vivado自带仿真器
编写好实现指定功能的
Verilog
模块后，需要对其进行仿真来验证模块的正确性，这需要用到EDA开发工具的仿真器，我们选择Xilinx公司的Vivado自带的仿真工具进行仿真。
richfu72
·
2023-12-23 23:21
0基础学会Verilog
fpga开发
c语言
【【迭代七次的CORDIC算法-
Verilog
实现】】
迭代七次的CORDIC算法-
Verilog
实现求解正弦余弦函数COEDIC.vmoduleCORDIC#(parameterDATA_WIDTH=4'd8,//wesetdatawidthparameterPIPELINE
ZxsLoves
·
2023-12-23 22:24
Verilog学习系列
算法
fpga开发
【【迭代16次的CORDIC算法-
verilog
实现】】
迭代16次的CORDIC算法-
verilog
实现-32位迭代16次
verilog
代码实现CORDIC.vmodulecordic32#(parameterDATA_WIDTH=8'd32,//wesetdatawidthparameterPIPELINE
ZxsLoves
·
2023-12-23 22:53
Verilog学习系列
算法
fpga开发
在modelsim中查看断言
方法一：单纯的modelsim环境（1）编译
verilog
代码时按照system
verilog
进行编译vlog-svabc.v或者使用通配符编译所有的.v或者.sv文件（vlog-sv*.sv*.v）（
一只迷茫的小狗
·
2023-12-23 13:17
verilog
vivado
Systemverilog
fpga开发
vim常用命令及使用技巧
系列文章目录第一章vim常用命令前言vim编辑器是一种强大的代码coding编辑器，比如对
Verilog
，system
verilog
，c++等，其中有很多使用技巧以及相关插件，如果能很好的掌握这些，可以极大的提高编程效率
love混世_魔王
·
2023-12-23 07:17
vim
编辑器
linux
fpga开发
开发语言
嵌入式硬件
关于时钟模块完备性验证方法第一章
二、System
Verilog
assertion1.利用断言的方式来进行门控的检查2.对上述断言进行解析总结前言随着集成电路的规模越来越大，系统中所需要的时钟系统也越来越复杂，如何保证时钟验证的完备性一直是众多验证工程师追求的目标
love混世_魔王
·
2023-12-23 07:47
fpga开发
单片机
嵌入式硬件
开发语言
前端
「
Verilog
学习笔记」使用握手信号实现跨时钟域数据传输
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduledata_driver(inputclk_a,inputrst_n
KS〔学IC版〕
·
2023-12-22 10:13
Verilog学习笔记
学习
笔记
fpga开发
Verilog
跑马灯实验
3.继续学习
Verilog
HDL语法、掌握跑马灯的设计、熟悉调试过程。
小i青蛙
·
2023-12-22 10:43
数字逻辑
fpga开发
EDA实验-----4*4矩阵键盘模拟音符测试（Quartus II ）
学会用于
Verilog
语言进行程序设计。2、实验仪器设备PC机一台FPGA实验开发系统一套。3、实验原理本实验根据蜂鸣器工作频率不同，从而发出不同的音符的声音。故本实验是将主时钟进
Gretel Tade
·
2023-12-22 02:35
EDA实验
计算机外设
fpga开发
EDA实验
quartus
硬件
EDA实验-----直流电机驱动设计（Quartus II ）
学会用于
Verilog
语言设计直流电机控制电路。二、实验仪器设备PC机一台FPGA实验开发系统一套。三、实验的重点和难点重点：掌握直流电
Gretel Tade
·
2023-12-22 02:04
EDA实验
fpga开发
EDA实验
Quartus
II
硬件
直流电动机
AI：101-基于深度学习的航空影像中建筑物识别
无论你是初学者还是经验丰富的老手，对于本专栏案例和
项目实践
都有参考学习意义。✨✨✨每一个案例都附带有在本地跑过的核心代码，详细讲解供大家学习，希望可以帮到大家。
一见已难忘
·
2023-12-21 19:23
精通AI实战千例专栏合集
人工智能
深度学习
航空影像
建筑物识别
python基础
项目实践
之学生通讯录管理系统3.0
通讯录管理系统3.0主要是为了锻炼学生对python函数的调用、时间函数的使用、字体颜色的使用以及python死循环的应用与退出python基础
项目实践
之学生通讯录管理系统1.0python基础
项目实践
之学生通讯录管理系统
烟雨孤舟
·
2023-12-20 19:31
python实训
python
开发语言
爬虫
硬件编程语言
于是硬件语言
verilog
和VHDL就出现了，是相对于传统原理图这可以完成上万
HockerF
·
2023-12-20 15:07
pyHDL
fpga开发
[
Verilog
] 设计方法和设计流程
主页：元存储博客文章目录1.设计方法2.设计流程3Vivado软件设计流程总结1.设计方法
Verilog
的设计多采用自上而下的设计方法（top-down）。
元存储
·
2023-12-20 13:34
Verilog
React Native实践有感
本文主要通过以往的
项目实践
来谈谈在选择RN开发app可能需要注意的一些点，也算是自己的一个踩坑经验总结。1.技术选型-是否该用RN？跨平台开发框架都是有局限性的，这一点RN也不例外，RN本身还是要使用
ThoughtWorks
·
2023-12-20 12:25
「
Verilog
学习笔记」根据RTL图编写
Verilog
程序
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网观察题目给出的RTL图，主要的器件是两个D触发器，一个与门。D触发器含有异步复位信号，且为低电平有效。
KS〔学IC版〕
·
2023-12-20 12:36
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」游戏机计费程序
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulegame_count(inputrst_n,//异位复位信号，低电平有效
KS〔学IC版〕
·
2023-12-20 12:06
Verilog学习笔记
学习
笔记
Verilog
QuestaSim里覆盖率的查看
一、创建工程代码链接在文章末尾，我们新建一个工程，将代码添加到工程中，如下所示二、编译设置按住【Ctrl】键，点选中所有的设计文件及
verilog
文件，然后右键点击选择【Compile】->【CompilePrope
飞向星河
·
2023-12-19 16:51
硬件工程
fpga开发
UVM：config_db
uvm_component::get_full_name();2.1.获取component索引信息的其他方法3、config_db的使用3.1传递interface3.2传递变量2.3传递object前言在System
verilog
飞向星河
·
2023-12-19 16:21
数据库
java
数据结构
硬件工程
vscode
blog.csdn.net/weixin_39693437/article/details/112221622代码片段iStyle格式整理https://github.com/0qinghao/istyle-
verilog
-formatter
黄埔数据分析
·
2023-12-19 08:01
fpga开发
「
Verilog
学习笔记」交通灯
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduletriffic_light(inputrst_n,//异位复位信号
KS〔学IC版〕
·
2023-12-19 08:16
Verilog学习笔记
学习
笔记
Verilog
基于visual studio的
verilog
环境搭建
VScode无法自动调用i
verilog
检错问题_vscodei
verilog
-CSDN博客一款轻量级
verilog
HDL开发方案（一）vscode+i
verilog
搭建开发环境-知乎(zhihu.com
周小天..
·
2023-12-18 15:12
visual
studio
ide
[
Verilog
]
Verilog
操作符与表达式
主页：元存储博客文章目录前言1.操作符2.操作数3表达式总结前言1.操作符图片来源：https://www.runoob.com/
Verilog
语言中使用的操作符包括：算术操作符：加法(+)、减法(-)
元存储
·
2023-12-18 09:09
Verilog
fpga开发
[
Verilog
]
Verilog
数值表示
主页：元存储博客文章目录前言1.整数表示1.1整数数据类型1.2整数转换函数2.负数表示3.实数表示4.逻辑电平表示5.逻辑值表示6.字符表示法7.字符串表示前言
Verilog
中，可以使用多种方式表示数值
元存储
·
2023-12-18 09:39
Verilog
fpga开发
转 [
Verilog
] Quartus II 13.0下载安装和HelloWorld
主页：元存储博客转载自https://blog.csdn.net/qq_38113006/article/details/121569176文章目录总结一、前言QuartusII是Altera的FPGA设计工具，二、安装包下载百度云链接地址：https://pan.baidu.com/s/1VtDVKaiUDgbZI1vICS9jlw提取码：ac9r其他相关资料下载：http://www.core
元存储
·
2023-12-18 09:39
fpga开发
[
Verilog
]
Verilog
数据类型
元存储博客文章目录前言1.bit类型2.reg类型3wire类型4integer类型5real类型6parameter类型7enum类型8array类型9向量类型10time类型11string类型前言在
Verilog
元存储
·
2023-12-18 09:38
fpga开发
Verilog
「
Verilog
学习笔记」流水线乘法器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulemulti_pipe#(parametersize=4)(inputclk
KS〔学IC版〕
·
2023-12-18 08:18
Verilog学习笔记
学习
笔记
Verilog
System
Verilog
语言之约束的技巧和技术
约束的技巧和技术常用的随机函数$random()//平均分布，反回32位有符号的随机数$urandom()//平均分布，返回32位无符号随机数$urandom_range()//在指定范围内的平均分布使用$urandom_range函数initialbeginbit[31:0]data[3];data[0]=$urandom_range(0,10);//0~10data[1]=$urandom_r
芯芯之火，可以燎原
·
2023-12-18 05:54
SystemVerilog语言
开发语言
硬件工程
上一页
12
13
14
15
16
17
18
19
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他