XilinxFPGA

Vivado时序约束基础

今天这篇博客，笔者向大家简单介绍XilinxFPGA中的Vivado时序约束基础知识，也为后续的学习打好铺垫。
青青豌豆·2023-06-17 18:25

基于ZCU106平台部署Vitis AI 1.2/2.5开发套件【Vivado+Vitis+Petalinux2020/2022】

VitisAI以高效易用为设计理念，可在XilinxFPGA和ACAP上充分发挥人工智能加速的潜力。
墨池有雨·2023-06-12 11:19

FPGA时序分析入门

跨时钟域处理方法总结--最终详尽版-love小酒窝-博客园亚稳态的产生机理、消除办法_明天20度的博客-CSDN博客_消除亚稳态数字IC设计——跨时钟域篇1（时钟域）_摆渡沧桑的博客-CSDN博客_数字电路跨时钟域XilinxFPGA
人胖如橘·2023-06-11 10:48

bin(二进制)文件转coe(Coefficient)文件---bin2coe

用于初始化xilinxfpga块ram。首先在python环境中装bin2coepipinstallbin2coe然后进入
Bulc·2023-04-18 18:45

Xilinx ISE/Vivado LabTools下载、安装、使用教程（独立的下载工具）

VivadoLabTools简介2.ISE14.7LabTools下载、安装3.Vivado2018.3LabTools下载、安装1.ISE/VivadoLabTools简介XilinxLabTools工具是XilinxFPGA
whik1194·2023-04-09 09:15

基于FPGA的时间数字转换(TDC)设计（五：基于Carry4的高精度TDC设计）

在XilinxFPGA开发中，实现抽头延迟线法有很多种，如使用IODELAY构建延迟进位链，此处将介绍基于Carry4进位链的TDC设计原理。
SDAU2005·2023-04-07 17:44

XILINX FPGA各型号差异对比

xilinxFPGA基本架构，第几代产品：早就停产的->2->
神仙约架·2023-04-03 12:52

Xilinx FPGA 重加载 + 动态刷新

1.重加载功能：在远程加载或不方便使用JTAG的情况下，一般设计上使用微处理器、CPLD、或不易被单粒子打翻的Flash型FPGA，对xilinxFPGA在线加载bit文件。
李不优秀·2023-03-30 12:30

qtcp多用户同时发信息的信号处理_FPGA进行数字信号处理的相关问题有哪些？来看数字信号处理系统架构分析！...

关注并标星大同学吧每周1次，打卡阅读快速获取行业最新资讯经验犹如一盏明灯的光芒它使早已存在于头脑中朦胧的东西豁然开朗全文共3031字，预计阅读6分钟笔经面经(第22期)在2000年之后，XilinxFPGA
weixin_39901358·2023-01-31 16:00

那些年我们拿下了 Zynq

搭建开发环境1、Windows下安装VivadoVivado是XilinxFPGA开发的主要软件（2019年10月，赛
Hello阿尔法·2023-01-31 16:58

Microblaze程序固化流程

问题描述：论坛经常有人问关于microblaze程序固化在SPIFLASH中的问题，虽然网上有很多的关于SDK程序固化的教程，但是其实没有说清楚xilinxFPGA不同型号的SDK程序固化其实是有不一样的地方的
ARCW·2023-01-31 02:22

基于Xilinx ZYNQ和7 Serises FPGA的MIPI DPHY 接口实现分享

作者：Hello，Panda这次分享一个在XilinxFPGA实现MIPIDPHY接口的案例（包括CIS协议层）。
_Hello_Panda_·2023-01-24 15:02

数字IC笔面基础，项目常用IP——双口RAM（简介及Verilog实现）

双口RAM简介及Verilog实现写在前面的话双口RAM简介伪双口RAM框图：（XilinxFPGA）真双口RAM框图：（XilinxFPGA）RAM读写时序图伪双口RAM读写实列简单的双口RAM的Verilog
HFUT90S·2023-01-05 09:06

fpga电平约束有什么作用_Xilinx FPGA的约束设计和时序分析总结

下面主要总结一下XilinxFPGA时序约束设
weixin_39777213·2022-12-25 08:08

FPGA设计进阶2--FPGA时序约束

Reference:1,xilinxFPGA权威设计指南；2,ASIC集成电路设计；3，综合与时序分析的设计约束实用指南1.时序检查概念1.1基本术语(1)发送沿(LaunchEdge):指发送数据的源时钟的活动边沿
被选召的孩子·2022-12-25 08:35

利用IBERT IP核实现GTX收发器硬件误码率测试实例

作者：潘文明引言Vivado中提供了1种IBERT工具用于对XilinxFPGA芯片的高速串行收发器进行板级硬件测试。
MDYFPGA·2022-12-23 23:19

vivado的vio怎么使用_Vivado功能完善：如何用Tcl/VIO更新BRAM中的数据

本文介绍一个Quartus工具支持但是ISE/Vivado不支持的小功能，并给出Vivado的实现方案，让XilinxFPGA的开发/使用也更加便利。
Mister.Pong·2022-12-13 10:19

FPGA书籍

1、XilinxFPGA权威设计指南  本书系统地介绍了Xilinx新一代集成开发环境Vivado2018的设计方法、设计流程和具体实现。  
归一大师·2022-12-05 13:54

FIFO IP核的使用及一种工程应用案例介绍

使用FIFO生成器可以快速实现这种配置，从而在XilinxFPGA芯片上实现特定的设计要求。实际应用案例：本案例背景是将信号处理系统中ADC采集到的数据写入FPGA芯片外挂
LuBake·2022-11-25 05:34

基于vivado的FPGA开发流程图解笔记（附小梅哥讲解视频）

视频链接：【零基础轻松学习FPGA】小梅哥XilinxFPGA基础入门到项目应用培训教程_哔哩哔哩_bilibili图解笔记简单易懂:
Aubrey_.·2022-11-20 19:51

Xilinx FPGA平台DDR3设计保姆式教程（4）DDR3读写测试

汇总篇：XilinxFPGA平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了目录一、前言二、系统方案2.1方案设计2.1.1输入接口时序图2.2状态机设计2.2.1独热码2.2.2状态机流程图2.2.3
子墨祭·2022-11-10 13:39

Xilinx FPGA平台DDR3设计保姆式教程（6）DDR高级篇

汇总篇：XilinxFPGA平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了目录一、前言二、方案设计2.1系统框图2.2设计状态机2.3代码实现2.4仿真验证三、其他3.1后记一、前言因为DDR3
子墨祭·2022-11-10 13:39

Xilinx FPGA中如何设置LVDS差分信号

XilinxFPGA中如何设置LVDS差分信号1.什么是lvds差分信号（选自百度百科）LVDS（LowVoltageDifferentialSignal）是一种低振幅差分信号技术。
大收藏家·2022-08-15 07:22

Xilinx FPGA 架构简介

XilinxFPGA架构简介作者：[email protected]本文所有权归作者Aircity所有直接用一张图来说明XilinxFPGA都包含哪些核心内容：LUT，
AirCity123·2022-08-15 07:36

XIlinx FPGA 和 Intel FPGA的区别

二XilinxFPGA和IntelFPGA区别2.1基本资源逻辑2.2内部结构一FPGA简介学习FPGA有一段时间了，因为前一段时间主要学习的是和IntelFPGA相关的，最近来了解一下XIlinxFPPGA
藏进小黑屋·2022-08-15 07:06

XILINX 7series FPGA组成概述

XILINXFPGA组成由可编程逻辑资源CLB（包含LUT、FF等）、丰富的I/O资源、布线资源、时钟资源（CMT）、存储资源（BRAM）、底层嵌入硬件模块（运算单元DSP、高速收发器等）1、可编程逻辑资源
青豆哒哒·2022-07-11 18:51

XILINX FPGA底层硬件资源

XILINXFPGA芯片整体架构如下所示，整个芯片是以BANK进行划分的，不同的工艺、器件速度和对应的时钟具有不同的BANK数量（下面截图是以K7325tffg676为例）：左边的BANK都是HRBANK
暖暖的时间回忆·2022-06-08 12:18

Xilinx - FPGA平台以太网接口（二）系统架构

汇总篇：XilinxFPGA平台以太网接口（汇总篇）_子墨祭的博客-CSDN博客_fpga实现以太网接口目录一、系统架构二、MAC层接口一、系统架构基于TOP-DOWN的设计思路，我们首先需要了解基于FPGA
子墨祭·2022-03-23 08:16

Xilinx FPGA平台以太网接口（汇总篇）

目录一、XilinxFPGA平台以太网接口（一）TCP/IP基础二、XilinxFPGA平台以太网接口（二）系统架构三、XilinxFPGA平台以太网接口（三）ExampleDesign四、XilinxFPGA
子墨祭·2022-03-23 08:16

FPGA设计进阶3--FPGA物理约束

Reference:XilinxFPGA权威设计指南XilinxVivado集成开发环境为设计者提供了通过设置FPGA内对象的属性实现对FPGA内对象进行约束的物理约束。
被选召的孩子·2022-03-23 08:14

Xilinx - FPGA平台以太网接口（三）IP核配置及接口介绍

汇总篇：XilinxFPGA平台以太网接口（汇总篇）_子墨祭的博客-CSDN博客_fpga实现以太网接口目录一、IP核配置二、接口介绍三、补充说明一、IP核配置在有了本系列（一）（二）的基础之后，我们开始进入实操
子墨祭·2022-03-23 08:14

Xilinx FPGA平台GTX简易使用教程（五）GTX收发测试及示例工程介绍

汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录前言一、示例工程ExampleDesign1.1gtx_support模块1.1.1gt_usrclk_source1.1.2gt_common1.1.3gt_common_reset1.2frame_gen1.3frame_check
FPGA大叔·2021-11-28 15:53

Xilinx FPGA平台GTX简易使用教程（四）GTX IP核配置教程

干货来了，GTX核配置，搬砖全靠它~~汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录前言一、GTXIP核配置界面1.1第一页配置1.2第二页配置1.3第三页配置1.4第四页配置1.5第五页配置
FPGA大叔·2021-11-27 12:27

Xilinx FPGA平台GTX简易使用教程（三）GTX复位与初始化

汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录前言一、复位与初始化二、复位模式三、CPLL复位四、QPLL复位五、GTXTX初始化与复位5.1GTXTX复位和初始化的端口信号5.2GTXTX
FPGA大叔·2021-11-27 00:07

Xilinx FPGA平台GTX简易使用教程（二）GTX时钟篇

汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录一、参考时钟1.1收发测试能跑起来的基本参考时钟设置1.2继续了解时钟，走着1.3单个外部参考时钟使用情形1.4多个外部参考时钟使用情形1.5QPLL
FPGA大叔·2021-11-24 22:00

Xilinx FPGA平台GTX简易使用教程（一）GTX基础知识

汇总篇：XilinxFPGA平台GTX简易使用教程（汇总篇）目录一、什么是GTX？二、Quad/Channel三、PMA与PCS四、GTX收发处理流程五、其他内容一、什么是GTX？
FPGA大叔·2021-11-22 22:18

Xilinx FPGA平台GTX简易使用教程（汇总篇）

目录一、GTX必备基础知识二、时钟篇三、复位与初始化四、GTXIP核配置介绍五、GTX收发测试六、后记一、GTX必备基础知识虽说搬砖只需要会用IP就行，但是为了把砖搬好，还是需要了解一些必备姿势的：XilinxFPGA
FPGA大叔·2021-11-21 16:25

Xilinx FPGA平台DDR3设计保姆式教程（5）DDR3仿真篇

汇总篇：XilinxFPGA平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了目录一、ExampleDesign二、添加仿真文件三、Testbench的编写一、ExampleDesign每当我们例化了一个
FPGA大叔·2021-11-13 14:44

【FPGA学习笔记】（一）什么是FPGA？和单片机ARM有什么区别？

FPGA基本逻辑结构可配置逻辑单元（CLB）1.查找表2.存储元件3.分布式RAM资源输入输出单元（IOB）注意及引用由于本人学习FPGA尚处于初级阶段，大部分资料学习来源于Xilinx暑期学校以及《XilinxFPGA
XDU-LDX·2021-10-21 23:43

xilinx oddr idelay用法简单介绍

我们知道xilinxFPGA的selectio中有ilogic和ologic资源，可以实现iddr/oddr，idelay和odelay等功能。
yundanfengqing_nuc·2021-03-10 13:44

vivado xilinx IOB = true的使用

xilinxFPGA的资源一般指IOB,CLB,BRAM,DCM,DSP五种资源。其中IOB就是input/outputblock，完成不同电气特性下对输入输出信号的的驱动和匹配要求。
yundanfengqing_nuc·2021-03-10 11:31

ise的时钟ip核_Xilinx系列FPGA芯片IP核详解文末彩蛋

Xilinx系列FPGA芯片IP核详解《Xilinx系列FPGA芯片IP核详解》，电子工业出版社出版，本书详细讲述了XilinxFPGA的IP核，使读者更加深入地理解FPGA的开发和应用。
Guo Xun·2021-01-09 11:50

二进制拆弹实验详解_Xilinx系列FPGA芯片IP核详解文末彩蛋

Xilinx系列FPGA芯片IP核详解《Xilinx系列FPGA芯片IP核详解》，电子工业出版社出版，本书详细讲述了XilinxFPGA的IP核，使读者更加深入地理解FPGA的开发和应用。
weixin_39868414·2020-12-05 00:36

关于xilinx FPGA gtx和gth的区别

gtx和gth有次面试，面试官问xilinxFPGA里面gtx和gth的区别，懵了，我就说了个速率不一样，关于区别在ug476中对比如下：
dai891011·2020-11-05 14:09

vivado中ibert使用教程

概述Vivado中提供了1种IBERT工具用于对XilinxFPGA芯片的高速串行收发器进行板级硬件测试。
树桥上多情的kevin·2020-10-29 12:08

Xilinx FPGA全局时钟和局部时钟资源

XilinxFPGA的7系列分为全局时钟(Globalclock)和局部时钟(Regionalclock)资源。目前，大型设计一般推荐使用同步时序电路。
Azad_Walden·2020-09-17 05:30

xilinx FPGA时钟二选一

通常XilinxFPGA时钟二选一用如下原语实现，其中S为时钟选择输入，I0和I1为两路时钟输入，O为一路时钟输出。
请叫我冻冻·2020-09-17 04:31

Verilog基本语法——运算符和表达式

本文是Verilog学习笔记，参考于《XilinxFPGA开发实用教程》和夏宇闻老师的Verilog经典教程系列在VerilogHDL语言中运算符所带的操作数是不同的，按其所带操作数的个数运算符可分为三种
Zach_z·2020-09-14 06:34

[转] XILINX_FPGA内DCM全局时钟的使用详解

图1.XilinxFPGA全局时钟分配树结构针对不同类型的器件，Xilinx公司提供的全局时钟网络在数量、性能等方面略有区别，下面以Virtex-4系列芯片为例，简单介绍FPGA全局时钟网络结构。
z_hreo·2020-09-13 19:06

同步电路和异步电路的区别

摘自何宾著《XilinxFPGA设计权威指南》P86~P91同步电路和异步电路的区别在于电路触发是否与驱动时钟同步，从行为上讲，就是所有电路是否在同一时钟沿下同步地处理数据。
平平仄仄平·2020-09-13 16:57
上一页 1 2 3 4 5 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他