XilinxFPGA 第3页

FPGA的速度等级

不很严密地说，“序号越低，速度等级越高”这是AlteraFPGA的排序方法，“序号越高，速度等级也越高”这是XilinxFPGA的排序方法。

zstars09·2020-09-10 22:44

xilinx fpga 温度等级

xilinxfpga温度等级E扩展级(商业级）0~100°I工业级-40~100℃Q汽车级-40~125℃XA(XA打头）M军工级-55~125℃(DEFENSEGRADE)

weixin_40039675·2020-09-10 20:46

FPGA speed grade

不很严密地说，“序号越低，速度等级越高”这是AlteraFPGA的排序方法，“序号越高，速度等级也越高”这是XilinxFPGA的排序方法。

weixin_34306676·2020-09-10 19:53

FPGA的速率等级和温度等级

FPGA工程师在选型时都会选择速率等级和温度等级两个参数，速率等级Altera有-6-7-8的差异而xilinxFPGA则是-1-2和-3。

恋天的风·2020-09-10 18:21

xilinx fpga 启动速度加快

加快xilinxfpga的启动速度的方式，只需要软件设置就可以了在vivado下软件设置如下1:单击如下图红框位置opensynthesizeddesign2：在tools菜单下单击editdeviceproperties

羽霍飞·2020-09-10 16:50

入门者必备——fpga芯片速度等级认识

不很严密地说，“序号越低，速度等级越高”这是AlteraFPGA的排序方法，“序号越高，速度等级也越高”这是XilinxFPGA的排

hust_xiaowei·2020-09-10 15:22

Speed Grade——芯片的“速度等级”初探（转）

不很严密地说，“序号越低，速度等级越高”这是AlteraFPGA的排序方法，“序号越高，速度等级也越高”这是XilinxFPGA的排序方法。

gioc·2020-09-10 13:22

fpga 速度等级（speed grade）

xilinxfpga速度等级（speedgrade）：数值越大，芯片性能越好，能支持的代码处理速度越高，且能更好的处理复杂代码实现过程，不用太多的时序约束干预。

Duncan_Lv·2020-09-10 11:13

入门者必备——fpga芯片速度等级认识

不很严密地说，“序号越低，速度等级越高”这是AlteraFPGA的排序方法，“序号越高，速度等级也越高”这是XilinxFPGA的排序方法。

xuexiaokkk·2020-09-10 11:45

FPGA BUG自动分析工具：VSTAR简介

对于使用XilinxFPGA的系统，通过嵌入VSTARIP来检测信号序列是否正常。

虹科FPGA·2020-08-26 11:56

xilinx FPGA 串口设计笔记

xilinxFPGA串口设计笔记在设计中，需要用FPGA读取GPS内部的信息，GPS的通信方式为串口，所以在FPGA中移植了串口程序。

SIGES·2020-08-23 07:41

FPGA中系统优化的一些基本方法

在xilinxFPGA中，提供基本的LUT是六输入，其也可以变成两个五输入。

chenchen410·2020-08-23 05:48

linux环境(centos7.3)下安装Xilinx FPGA以及烧录算法教程

linux环境(centos7.3)下安装XilinxFPGA最近因为项目需要，需要使用FPGA，公司使用的时Xilinx公司的FPGA卡，安装和调试过程有些复杂，为了给后续小伙伴提供帮助，在这里写个教程分享一下

Ctwokm·2020-08-22 18:23

Xilinx FPGA LVDS应用

XilinxFPGA中，主要通过原语实现差分信号的收发：OBUFDS（差分输出BUF），IBUFDS（差分输入BUF）。

1361976860·2020-08-22 10:48

Xilinx 原语简介--（Xilinx FPGA开发实用教程）

前言简要整理本书部分章节内容，详细内容可以参考阅读原著《XilinxFPGA开发实用教程--田耘著》！

工作使我快乐·2020-08-22 09:01

（28）XIlinx FPGA 原语简介（FPGA不积跬步101）

笔者主要从事XilinxFPGA开发，这里只介绍XIlinxFPGA原语。使用原语的好处，可以直接例化使用，不用定制IP；项目开发中经常用到和IO有关的原语。

宁静致远dream·2020-08-22 09:12

Xilinx FPGA_as_a_Service之Xilinx Base Runtime脚本分析 /utilities/docker_install.sh

XilinxFPGA_as_a_Service之XilinxBaseRuntime脚本分析host_setup.sh运行会调用/utilities/docker_install.sh脚本安装docker

肥叔菌·2020-08-17 00:31

Xilinx FPGA_as_a_Service之Xilinx Base Runtime脚本分析 host_setup.sh

参照[XilinxFPGA_as_a_Service概述](https://feishujun.blog.csdn.net/article/details/107910624)的安装流程，本篇博客对XilinxBaseRuntime

肥叔菌·2020-08-17 00:01

FPGA约束文件

XilinxFPGA设计约束的分类Xilinx定义了如下几种约束类型：•“AttributesandConstraints”•“CPLDFitter”•“GroupingConstraints”•“LogicalConstraints

baihengpei·2020-08-16 22:55

XILINX时序报告重要参数的含义

本文讲解XILINXFPGA生成时许报告后各参数的含义，综合完后打开ReportTimingSummary，跟ISE不一样的是Vivado综合后的时序报告是可信的，但注意要将约束添加好，如果在综合时没有添加约束

efangfd·2020-08-16 22:05

xilinx时序约束

下面主要总结一下XilinxFPGA时序约束设计和分析。一、周期约束周期约束是XilinxFPGA时序约束中最常见的约束方式。它附加在时钟网线上，

tianhen791·2020-08-16 21:10

第四篇：vivado mig IP的仿真

FPGA开源工作室将通过五篇文章来给大家讲解xilinxFPGA使用migIP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。

Lynrxl·2020-08-15 21:29

Aurora协议调研

在XilinxFPGA上使用是免费的，而且在ASIC上能以名义成本通过单独的许可证协议得到支持。简单的说来，它可以实现FPGA与FPGA之间的快

红烧的威化饼·2020-08-15 13:47

入门Verilog---赋值和各种运算符小结

以下很多内容都是借鉴书籍《XilinxFPGA开发实用教程》而得。

qq_38374491·2020-08-14 03:15

Xilinx FPGA “打一拍”“打两拍”以及IOB含义

XilinxFPGA“打一拍”“打两拍”以及IOB含义本次总结主要是参考网上的说法，最近在接触到异步时钟同步的时候了解到利用“非阻塞赋值datadelay，造成建立/保持时间的冲突。

请answer1996·2020-08-11 14:53

Xilinx FPGA的约束设计和时序分析总结 (转)

下面主要总结一下XilinxFPGA时序约束设计和分析。一、周期约束周期约束是XilinxFPGA时序约束中最常见的约束方式。它附加在时钟网线上，

RobinXiangZhi·2020-08-11 11:07

FPGA---ucf文件编写

XilinxFPGA设计约束的分类Xilinx定义了如下几种约束类型：•“AttributesandConstraints”•“CPLDFitter”•“GroupingConstraints”•“LogicalConstraints

weixin_33690367·2020-08-11 04:48

ISE约束--UCF编辑的入门介绍

XilinxFPGA设计约束的分类Xilinx定义了如下几种约束类型：•“AttributesandConstraints”•“

sxlwzl·2020-08-11 04:15

Xilinx FPGA ISE JTAG boundary scan 扫描出 unknown device的问题

第一次用FGPA，而且还是Xilinx的，感觉资料好少啊，买了个开发板，要做VGA采集，但是光盘里的资料真是太混乱了，而且都不全，连个基本的例程手册都没有，也真是无力吐槽了~大家第一次学习XilinxFPGA

十万铁骑·2020-08-09 16:39

一、在Xilinx FPGA上使用Cortex M1 软核——FPGA工程搭建

在XilinxFPGA上使用CortexM1软核——FPGA工程搭建获取资源VIVADOCortexM1软核IPKEIL(MDK)其他搭建工程工程概述添加IP库FPGA工程本文的硬件（FPGA）工程和软件代码

fenghum·2020-08-08 17:08

XILINX FPGA和CPLD引脚约束步骤

XILINXFPGA和CPLD管教约束1、XILINXCPLD引脚配置打开ISE，这个工程所用的芯片是CoolrunnerIICPLD系列的XC2C32A，找到floorplanIO-Pre-Synthesis

TianMa行空·2020-08-07 21:01

Xilinx 7系列FPGA部分重配置【2】

在之前的“Xilinx7系列FPGA部分重配置【1】”中已经较为详细地记录了分别在工程模式（ProjectMode）和非工程模式（Non-ProjectMode）下、使用7系列的XilinxFPGA芯片创建部分重配置

weixin_34248258·2020-08-07 20:26

Xilinx FPGA管脚XDC约束之：物理约束

说明：本文我们简单介绍下XilinxFPGA管脚物理约束，包括位置（管脚）约束和电气约束1.普通I/O约束管脚位置约束：set_propertyPAKAGE_PIN“管脚编号”[get_ports“端口名称

通信电子@FPGA高级工程师·2020-08-07 13:45

Xilinx FPGA复位逻辑处理小结

XilinxFPGA复位逻辑处理小结1.为什么要复位呢？

civee·2020-08-07 13:56

常见IO接口标准之FPGA

常见IO接口标准之FPGA0引言最近准备采用XilinxFPGA进行多机通信，即主FPGA芯片将采集到的不同层的图像数据流分别输出给对应的4块从FPGA芯片中，主从FPGA之间的连接机制采用星形拓扑结构

CAOXUN_FPGA·2020-08-07 11:35

同步电路和异步电路的区别

摘自何宾著《XilinxFPGA设计权威指南》P86~P91同步电路和异步电路的区别在于电路触发是否与驱动时钟同步，从行为上讲，就是所有电路是否在同一时钟沿下同步地处理数据。

小白来拓荒·2020-08-05 13:58

Xilinx FPGA中使用PicoBlaze处理器软核

其中KCPSM支持7系列的XilinxFPGA。PicoBlaze非常小，只有一个VHDL/Verilog文件，KCPSM6在FPGA中只需要26块逻辑单

xddc·2020-08-04 08:25

Xilinx FPGA 资源

XilinxFPGA资源(2010-09-1021:27:59)XilinxFPGA资源（ZZ）Wally发表于2009-9-109:54:00写这篇文章主要想介绍Xilinx各种资料的找法、分类方法和什么问题该看哪些资料

bangbang170·2020-08-04 02:13

Xilinx FPGA 的 DNA 加密

欲观原文，请君移步XilinxFPGA都有一个独特的ID，也就是DeviceDNA，这个ID相当于我们的身份证，在FPGA芯片生产的时候就已经固定在芯片的eFuse寄存器中，具有不可修改的属性。

瓜大三哥·2020-07-27 09:00

Xilinx FPGA复位逻辑处理小结

XilinxFPGA复位逻辑处理小结1.为什么要复位呢？

shanekong·2020-07-14 22:46

vivado新建工程时的小记录

vivado是xilinxFPGA的IDE，现在新器件基本就用这个工具来开发了，ISE已不更新了！刚接触vivado时发现它比较啰嗦，生成的文件夹和无用文件太多，到现在为止，我还是这样觉得！

mkelehk·2020-07-14 14:27

VIVADO XDC约束注意事项

XDC除了遵循工业界的通行标准SDC（SynopsysDesignConstraints）之外，还加入了XILINXFPGA特有的位置物理约束等特性。以下是在实际使用中，经历过一些经验

知芯科技·2020-07-14 12:57

Xilinx FPGA引脚官网以及导入Excel编辑

在工程中，不可避免地需要分配管脚和经常查阅引脚信息，所以将XilinxFPGA引脚相关信息整理：xilinx官方，关于fpga管脚的网址如下：https://china.xilinx.com/support

followless·2020-07-14 10:10

【VIVADO使用1】设计流程介绍（重点是project mode和non-project mode）

1.vivado介绍vivado用于xilinxfpga的设计和验证，VIVADO除了支持传统的rtltobitfile的设计流程（即输入是rtl代码，通过集成后，用vivado来产生bitfile），

carlsun80·2020-07-14 08:54

vivado mig IP的仿真

FPGA开源工作室将通过五篇文章来给大家讲解xilinxFPGA使用migIP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。

微信公众号：FPGA开源工作室·2020-07-14 07:52

Vivado使用技巧（27）：RAM编写技巧

XilinxFPGA的内存接口具有如下特性：支持任意大小的深度和数据宽度（综合时会使用一个或多个RAM原语实现）；单端、伪双端

FPGADesigner·2020-07-14 04:11

Xilinx FPGA的上电配置过程

XilinxFPGA的上电配置过程——进阶篇总结XilinxFPGA的上电模式可以分为以下4类型：1.主模式2.从模式3.JTAG模式（调试模式）4.系统模式（多片配置模式）主模式典型的主模式都是加载片外非易失

bobuddy·2020-07-13 14:50

FPGA从入门到精通(5) - 进位链

联系多位加法器来理解XILINXFPGA进位链的结构以及功能。在讲加法器之前，我们先来看个有关二进制加法的例子我们先关注两个1位二进制数进行相加的情况，它最后只有4中结果（图1）。

Jasper兰·2020-07-12 00:35

Vivado使用：综合篇（一）：介绍

整个综合篇的参考文档：《UG901》、《Xilinx新一代FPGA设计套件Vivado应用指南》、《Vivado从此开始》、《XilinxFPGA权威设计指南Vivado2014集成开发环境》等Vivado

风中少年01·2020-07-11 15:51

XILINX FPGA 7系之 CLB/LUT/FF/Multiplexers

LUT4、FF5、Multiplexers5.1、MUX（4：1）5.2、MUX（8：1）5.3、MUX（16：1）6、SummaryXilinxFPGA的内部结构中最基本的构成便是CLB了，在更好的利用XilinxFPGA

爱洋葱·2020-07-06 12:25

推荐频道

XilinxFPGA

FPGA的速度等级

xilinx fpga 温度等级

FPGA speed grade

FPGA的速率等级和温度等级

xilinx fpga 启动速度加快

入门者必备——fpga芯片速度等级认识

Speed Grade——芯片的“速度等级”初探（转）

fpga 速度等级（speed grade）

入门者必备——fpga芯片速度等级认识

FPGA BUG自动分析工具：VSTAR简介

xilinx FPGA 串口设计笔记

FPGA中系统优化的一些基本方法

linux环境(centos7.3)下安装Xilinx FPGA以及烧录算法教程

Xilinx FPGA LVDS应用

Xilinx 原语简介--（Xilinx FPGA开发实用教程）

（28）XIlinx FPGA 原语简介（FPGA不积跬步101）

Xilinx FPGA_as_a_Service之Xilinx Base Runtime脚本分析 /utilities/docker_install.sh

Xilinx FPGA_as_a_Service之Xilinx Base Runtime脚本分析 host_setup.sh

FPGA约束文件

XILINX时序报告重要参数的含义

xilinx时序约束

第四篇：vivado mig IP的仿真

Aurora协议调研

入门Verilog---赋值和各种运算符小结

Xilinx FPGA “打一拍”“打两拍”以及IOB含义

Xilinx FPGA的约束设计和时序分析总结 (转)

FPGA---ucf文件编写

ISE约束--UCF编辑的入门介绍

Xilinx FPGA ISE JTAG boundary scan 扫描出 unknown device的问题

一、在Xilinx FPGA上使用Cortex M1 软核——FPGA工程搭建

XILINX FPGA和CPLD引脚约束步骤

Xilinx 7系列FPGA部分重配置【2】

Xilinx FPGA管脚XDC约束之：物理约束

Xilinx FPGA复位逻辑处理小结

常见IO接口标准之FPGA

同步电路和异步电路的区别

Xilinx FPGA中使用PicoBlaze处理器软核

Xilinx FPGA 资源

Xilinx FPGA 的 DNA 加密

Xilinx FPGA复位逻辑处理小结

vivado新建工程时的小记录

VIVADO XDC约束注意事项

Xilinx FPGA引脚官网以及导入Excel编辑

【VIVADO使用1】设计流程介绍（重点是project mode和non-project mode）

vivado mig IP的仿真

Vivado使用技巧（27）：RAM编写技巧

Xilinx FPGA的上电配置过程

FPGA从入门到精通(5) - 进位链

Vivado使用：综合篇（一）：介绍

XILINX FPGA 7系之 CLB/LUT/FF/Multiplexers