E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ZYNQ
zynq
-7000学习笔记(十五)——在QT上调用opencv加载图片并显示
PC平台:WINDOWS1064位+虚拟机Ubuntu14.04Xilinx设计开发套件:Xilinx_vivado_sdk_2015.4开发板:ZedBoardUSB摄像头:罗技C270(720P)Linux源码:2016_R1Linaro文件系统:linaro-vivid-developer-20150618-705.tar.gzQT库:qt-everywhere-opensource-src
luotong86
·
2020-08-08 17:59
Zynq-7000
zynq
-7000学习笔记(十六)——opencv采集USB摄像头图像
PC平台:WINDOWS1064位+虚拟机Ubuntu14.04Xilinx设计开发套件:Xilinx_vivado_sdk_2015.4开发板:ZedBoardUSB摄像头:罗技C270(720P)Linux源码:2016_R1Linaro文件系统:linaro-vivid-developer-20150618-705.tar.gzQT库:qt-everywhere-opensource-src
luotong86
·
2020-08-08 17:59
Zynq-7000
zynq
-7000学习笔记(十四)——移植openCV
PC平台:WINDOWS1064位+虚拟机Ubuntu14.04开发板:ZedBoardopenCV:opencv-3.1.0.zipopencv的编译很简单,不需要特别注意什么,先准备一个xilinx.cmake文件set(CMAKE_SYSTEM_NAMELinux)set(CMAKE_SYSTEM_PROCESSORarm)set(CMAKE_C_COMPILERarm-linux-gnue
luotong86
·
2020-08-08 17:28
Zynq-7000
linux
zynq
opencv 2.4.9 交叉编译
1、新建目录opencv-arm2、cdopencv-arm3、gedittoolchain.cmakeset(CMAKE_SYSTEM_NAMELinux)set(CMAKE_SYSTEM_PROCESSORarm)set(CMAKE_C_COMPILERarm-xilinx-linux-gnueabi-gcc)set(CMAKE_CXX_COMPILERarm-xilinx-linux-gnu
lucifer615
·
2020-08-08 17:47
ZYNQ
跑系统 系列(三) SDsoc方式移植linux
移植linux之SDsoc想让
ZYNQ
上跑个linux系统,除了之前的两篇文章中的传统方式和petalinux方式外,还有一种更简单快捷的SDsoc,xilinx的SDx系列开发工具主要是面向软件开发人员和系统工程师
long_fly
·
2020-08-08 17:53
ZYNQ
linux系统相关
Xilinx Artix-7 FPGA
blog.csdn.net/weixin_44355157/article/details/889536713:Xilinx软件开发套件(SDK)、SDSoC开发环境、以及生态系统合作伙伴工具可提供各种开发环境选择,其可为
Zynq
chenniangu7653
·
2020-08-08 14:41
初学FPGA图像处理,开发板选择建议
我用的是
ZYNQ
7010的开发板,纯粹是入门学习,对于初学者,使用较多的xlinx入门级的开发板一般是
zynq
7000系列,淘宝上买的较好的是黑金和米联科,我买的就是黑金的,个人觉得教程很少,学习资料不多
a93022400
·
2020-08-08 13:08
Xilinx
Zynq
-7000 SoC高性能处理器的按键、启动拨码开关
TLZ7x-EasyEVM是广州创龙基于Xilinx
Zynq
-7000SoC设计的高速数据采集处理开发板,采用核心板+底板的设计方式,尺寸为160mm*108mm,它主要帮助开发者快速评估核心板的性能。
Tronlong_
·
2020-08-08 13:46
产品说明
【
ZYNQ
-7000开发之二】QT+OpenCV的边缘检测测试
在本篇文章中,将实现在Xilinx
ZYNQ
上用QT+OpenCV实现显示图像,将使用OpenCV上的边缘检测算法进行演示。
RZJM_PB
·
2020-08-08 13:03
FPGA
ARM
Qt
Zynq
嵌入式
ZYNQ
OpenCV
zedboard
QT
【
ZYNQ
-7000开发之十五】Vivado HLS和OpenCV_下
本篇文章在上篇文章【
ZYNQ
-7000开发之十四】的基础上,利用OpenCVHLS的函数,hls::Sobel,编写边缘检测算法,仿真测试,创建IP,最后在vivado里测试SobelIP,此外本篇文章的实验还要基于
RZJM_PB
·
2020-08-08 13:03
OpenCV
Zynq
AXI
HLS
基于Zybo板的网络视频监控系统设计与实现(二、Zybo板搭载xilinux操作系统)
前言:Xillinux是一款基于Lubuntu16.04[1]的完整图形化Linux发行版,适用于
Zynq
-7000设备,旨在作为快速开发混合软件/逻辑项目的平台。
Qyy_nice
·
2020-08-08 13:30
嵌入式
ZYNQ
基础系列(三)VTC+VDMA+Vid_Out核 构建一个简单的显示通路的准备工作
构建一个简单的显示通路的部件在上一篇
ZYNQ
基础系列(二)IO口模拟HDMI中,介绍了VGA到HDMI输出的IP核的使用方法,本文将先介绍三个VIVADO自带的视频输出通路相关的重要IP核,搭建一个比较简单的视频通路
FPGAerClub
·
2020-08-08 12:23
SoC第二讲——使用C语言通过GPIO驱动点亮LED灯(四)
GPIO驱动点亮LED灯(四)结合第一讲blockdesign的设计,通过PS部分的外设GPIO来控制LED的亮灭,这次学习通过PS部分使用C语言通过GPIO外设控制PL部分LED灯的亮灭,实现简单的
ZYNQ
PS
摆渡沧桑
·
2020-08-08 11:22
C语言
SOC设计
Zynq
上的OpenCV加速学习
下载了xapp1167参考设计,准备继续将Opencv加速运行,之前的在
zynq
上运行的人脸及人眼的检测代码速度不够快,约为200ms一祯,这对于检测疲劳驾驶来说还是不够的,起码速度还是太慢,然后选择了
huamingshen
·
2020-08-08 11:08
FPGA
Linux
编译设备树
dtsmakeARCH=armdtbsDTC工具会自动编译内核中所有的arm类的dts文件生成dtb文件2.编译某一个dts/kernel1/linux-xlnx/scripts/dtc/dtc-Idts-Odtb-o
zynq
-zc706
jack_bro
·
2020-08-08 01:23
xilinx挂载网络文件系统(NFS)使用QSPI TFTP服务器
linux机上搭建好一个NFSserver,建立好一个目录用来将文件系统解压到NFS目录一、烧写QSPIFLASH1.在SD卡启动模块下启动,进入U-BOOTHitanykeytostopautoboot:0
zynq
-uboot
adolph88
·
2020-08-07 23:59
LINUX相关
Zynq
ZC706 传统方式移植Linux -- 编译kernel 文件系统 devicetree
makeARCH=armxilinx_
zynq
_defconfigmakeARCH=armCROSS_COMPILE=arm-xilinx-linux-gnueabi-uImageLOADADDR=0x000080002
weixin_30892987
·
2020-08-07 20:03
翻译:A Tutorial on the Device Tree (
Zynq
) -- Part I
ATutorialontheDeviceTree(
Zynq
)--PartI此教程的目的本教程是针对Xilinx'
Zynq
-7000EPP设备(一个集成了FPGA的ARMCotex-A9)写的,但其中的概念适用于所有使用了设备树的
weixin_30678349
·
2020-08-07 19:33
翻译:A Tutorial on the Device Tree (
Zynq
) -- Part II
ATutorialontheDeviceTree(
Zynq
)--PartII设备树结构
Zynq
的设备树如下:/dts-v1/;/{#address-cells=;#size-cells=;compatible
weixin_30318645
·
2020-08-07 19:43
超过飞飞系列-
ZYNQ
之FPGA学习3.6.2串口接收过程(基于正点原子
ZYNQ
)
一、基础知识首先uart_rxd有高电平到低电平(一个下降沿)变化时,start_flag则拉高一个周期把异步数据同步到系统时钟下是因为,如果是异步数据库,不做同步处理,则会产生亚稳态,会对系统功能产生影响5000000/115200=434(约等于)000110110010(此时位宽为9)若波特率低,则需要位宽更大,则把位宽定义为[15:0]。例如5000000/9600=520(0010000
飞飞要我要在你上面
·
2020-08-07 17:42
ZYNQ
超过飞飞系列-
ZYNQ
之FPGA学习3.5IP核之PLL实验(基于正点原子
ZYNQ
)
一、基础知识1.1了解IP核IP核介绍:如果你写过简单的51程序,那么IP核就相当于调试好的模块化程序,只要平台合适就可以直接使用的,只不过IP核是硬件而已。VHDL、verilog不是程序,是硬件描述语言。(此段来源于网络,通俗易懂)7系列的FPGA使用了专用的全局(Global)和区域(Regional)时钟资源来管理和设计不同的时钟需求。ClockManagementTiles(CMT)提供
飞飞要我要在你上面
·
2020-08-07 17:42
ZYNQ
超过飞飞系列-
ZYNQ
之FPGA学习3.6.4串口程序例化(基于正点原子
ZYNQ
)
top模块moduletop_uart(inputsys_clk,//外部50M时钟inputsys_rst_n,//外部复位信号,低有效inputuart_rxd,//UART接收端口outputuart_txd//UART发送端口);wireuart_recv_done;//UART接收完成wire[7:0]uart_recv_data;//UART接收数据u_uart_recv(.sys_c
飞飞要我要在你上面
·
2020-08-07 17:11
ZYNQ
超过飞飞系列-
ZYNQ
之FPGA学习3.2按键控制LED灯(基于正点原子
ZYNQ
)
一、基础知识按键按下为低电平,未按为高两按键未按灯都亮;KEY0按同时亮灭;KEY1按交替闪烁第一个always产生计数器;第二个always每500ms给出LED闪烁信号;第三个always用case表示按键值控制LED闪烁二、程序modulekey_led(inputclk,inputrst_n,input[1:0]key,outputreg[1:0]led//默认为wire类型要调整成reg
飞飞要我要在你上面
·
2020-08-07 17:10
ZYNQ
超过飞飞系列-
ZYNQ
之FPGA学习1.1简介
简介
ZYNQ
全程
Zynq
-7000AllProgrammableSoC。实际上是一个片上系统(SystemonChip,SoC)。
飞飞要我要在你上面
·
2020-08-07 17:10
ZYNQ
超过飞飞系列-
ZYNQ
之FPGA学习3.4PWM控制呼吸灯(基于正点原子
ZYNQ
)
一、基础知识50MHz——时钟,20ns——周期,要计算频率1KHz,则50000/1=50000次高电平有效二、程序modulebreath_led(inputsys_clk,//时钟信号50Mhzinputsys_rst_n,//复位信号outputled//LED);//regdefinereg[15:0]period_cnt;//周期计数器频率:1khz周期:1ms计数值:1ms/20ns
飞飞要我要在你上面
·
2020-08-07 17:10
ZYNQ
使用buildroot来编译文件系统
2015-1-9用buildroot来制作文件系统很方便,编译出来的文件系统是直接可用的,不用添加脚本等麻烦的工作,很多的库和app都可以直接添加到文件系统里边,如常用的udhcpc,tftp等.本文以以
ZYNQ
7010
青蛙嘎嘎
·
2020-08-07 15:03
---------linux
rootfs-------
zynq
点亮sp端LED并且输出打印信息
前言:实现配置PI核并且点亮PS端LED,并打印信息
ZYNQ
创建工程之后首先创建IP核,
zynq
processingsystem由于功能简单只需要设置一下DDR存储器和UART所配置的I/O引脚,uart
蜉蝣撼树
·
2020-08-07 14:57
zynq
ZedBaord-学习1:
Zynq
入门PL之LED
article/details/11701595遇到的问题:(1)下载失败参考这篇文章http://blog.csdn.net/xzyiverson/article/details/11708915通过
Zynq
星克曼
·
2020-08-07 14:20
ZedBoard
PLD
02-
ZYNQ
学习(逻辑篇)之FPGA LED控制实验
一、创建工程1.启动Vivado2015.4开发环境(在开始菜单中选择XilinxDesignTools->Vivado2015.4->Vivado2015.4。或者双击桌面的Vivado2015.4的图标直接打开软件。2.在Vivado2015.4开发环境里双击CreateNewProject的图标。3.弹出一个Vivado的工程向导,点击Next按钮。4.在弹出的对话框中输入工程名和工程存放的
【星星之火】
·
2020-08-07 13:38
ZYNQ
ZYNQ系列学习
PYNQ上手笔记 | ① 启动Pynq
PYNQ项目是一个支持Xilinx
Zynq
器件的开源软件框架,目的在于借助Python降低
Zynq
嵌入式系统开发门槛,有丰富的组件:可编程逻辑的
dongchao6589
·
2020-08-07 13:01
开发工具
python
嵌入式
Kevin_HeYongyuan
Zynq
Cache问题的解决方法
Kevin_HeYongyuan
Zynq
Cache问题的解决方法原文转自:http://www.openhw.org/module/forum/thread-546879-1-1.html在进行PS-PL
dongtingxun123
·
2020-08-07 13:31
ZYNQ
7000系列 DDR读取正确性
【摘要】使用
ZYNQ
或者MPSoC的好处是可以通过PL逻辑设计硬件加速器,对功能进行硬件加速。加速器和ARM之间的交互信息一般包含自定义加速指令传递、待计算数据以及计算结果。
dongtingxun123
·
2020-08-07 13:31
zynq
7000平台AXI_lite与Native FIFO接口设计
最近玩了一下xilinx的
zynq
7000系列,用的是黑金的一款开发板,主要是用来测试一款ADC。
at91rm9200
·
2020-08-07 12:17
嵌入式系统
device tree中对PCIe的描述
/dts-v1/;/{compatible="xlnx,
zynq
mp-zu9","xlnx,
zynq
mp";#address-cells=;#size-cells=;model="ZCU102RDB
ambercctv
·
2020-08-07 12:42
[Xilinx
ZYNQ
] #5 常用电平接口
FPGA和
ZYNQ
开发中会涉及各种电平接口,如下图注:可参考UG471--SupportedI/OStandardsandTerminations章节LVTTL、LVCMOS总所周知,TTL和CMOS是数字电路中两种常见的逻辑电平
Zenor_one
·
2020-08-07 12:40
[Xilinx
ZYNQ]
超过飞飞系列-
ZYNQ
之FPGA学习3.1点亮LED灯(基于正点原子
ZYNQ
)
一、基础知识由于二极管样机与
ZYNQ
的管教相连,只需要改变与LED灯相连的
ZYNQ
管脚的电平,LED灯的亮灭状态就会发生变化。高电平——亮,低电平——灭。
飞飞要我要在你上面
·
2020-08-07 10:19
ZYNQ
在
Zynq
AP SoC设计中使用HLS IP(一)
本文展示了如何在
Zynq
APSoC设计中使用HLSIP。在
Zynq
器件应用VivadoHLSIP这里集成了HLSIP和由HLS创建的软件驱动,目的是控制在
Zynq
器件上实现的IP设计。
钱小波
·
2020-08-05 15:46
高级综合
FPGA实践教程(一)用HLS将c程序生成IPcore
本文档系列是我在实践将神经网络实现到Xilinx的
zynq
的FPGA上遇到的问题和解决方法。
祥瑞Coding
·
2020-08-05 15:45
FPGA
FPGA实践教程
Zynq
Net解析(五)具体硬件实现
背景:
Zynq
Net能在xilinx的FPGA上实现deepcompression。目的:读懂
zynq
Net的代码中关于硬件实现的部分。
祥瑞Coding
·
2020-08-05 15:45
FPGA
c/c++
机器学习
zynqNet
Zynq
开发之HLS
Zynq
开发之HLS由FPGA菜鸟于星期三,06/28/2017-11:53发表HLS简介HLS(HighLevelSynthesis)即高层次综合,不同于以往的FPGA逻辑开发,是用HDL编写的,开发周期长
weixin_33724659
·
2020-08-05 14:31
Vivado HLS(
zynq
TRD)源码分析
概述源码是官方的2014.4TRD工程里的,整个工程是基于zc702板子的,但手里只有块小zybo>_Y_WINDOW;//typedefhls::LineBufferY_BUFFER;//hls特有的memory结构具体特征说明见下方for(introw=0;row>new_pix;tempx=new_pix;buff_A.insert_bottom(tempx.val[0],col);//插入
TiH2S
·
2020-08-05 14:32
Zynq
ZYNQ
学习(二)----关于video in to axi4-stream
ZYNQ
学习(一)分析了AXISTREAM的接口信号。分析VDMA之前,先看看PG043VideoIntoAXI4-Stream对于video转成AXIS的处理。
skyplain1984
·
2020-08-05 14:42
FPGA
zynq
开发之HLS
HLS简介HLS(HighLevelSynthesis)即高层次综合,不同于以往的FPGA逻辑开发,是用HDL编写的,开发周期长、难度大。而HLS可以使用C,C++,SystemC以及OPenCL等编写,通过高层次综合,可以把软件代码转化为硬件描述语言,可以大大加快开发速度,使软件工程师也可以编写硬件语言。HLSOpenCV简介OpenCV是开源的图像处理和计算机视觉库,它支持多种操作系统、包含多
skyplain1984
·
2020-08-05 14:42
FPGA
Zynq
学习(一)----AXI STREAM接口
AXI4-Stream协议是一种用来连接需要交换数据的两个部件的标准接口,它可以用于连接一个产生数据的主机和一个接受数据的从机。当然它也可以用于连接多个主机和从机。该协议支持多种数据流使用相同共享总线集合,允许构建类似于路由、宽窄总线、窄宽总线等更为普遍的互联。AXI4-Stream接口的信号线定义如下所示。比较重要的信号线有:ACLK为时钟线,所有信号都在ACLK上升沿被采样;ARESETn为复
skyplain1984
·
2020-08-05 14:11
FPGA
zynq
hls定点数计算
本节介绍如何使用HLS进行定点运算以及如何与
zynq
cpu交互。HLS中,有头文件ap_fixed.h,极大的方便了我们使用定点数,具体情况略。
qq_40268672
·
2020-08-05 14:49
"30年---我与赛灵思FPGA的故事”:
ZYNQ
-7000使用总结(6) ——AXI接口简述
由allan于星期五,06/27/2014-17:35发表在前面的几个例子中,我们经常会看到AXI接口或是总线,那么AXI到底是什么呢?如果你想进行系统的了解,可以查阅Xilinx的文档UG761《AXIReferenceGuide》。这里如文章题目,只是做一个简答的介绍,主要提炼出一些知识点。大部分是翻译的那篇文章,有的地方为了表述准确,直接引用原文。AXI全称AdvancedeXtensibl
青蛙嘎嘎
·
2020-08-05 13:36
xilinx文档汇编-草稿
文章目录用户手册hlsMPSoC:EmbeddedDesignTutorial
zynq
petalinuxtimingTCLVivado设计方法OOC提高vivado的编译速度logicdelay、netdelay
jerwey
·
2020-08-05 13:35
GP笔记
workplace\G_Pulse\U_BOOT_fromGP\boot}loady0x10000000%cdimages/linux%petalinux-package--boot--formatBIN--fsbl
zynq
mp_fsbl.elf
jerwey
·
2020-08-05 13:35
FPGA
zynq
学习笔记
文章目录petalinux设计流程简介设计流程步骤1.petalinux-createpetalinux-create-tprojectpetalinux-create-tCOMPONENT2.petalinux-config3.petalinux-build4.petalinux-packagebootprebuiltpetalinux-bootSDboot自定义工程设置INITRAMFS启动自
jerwey
·
2020-08-05 13:35
FPGA
ViVADO HLS 图像的获取
使用VIVADOHLS视频库在
zynq
-7000全可编程soc上加速OPENCV应用的开发,将大大提升我们的计算机视觉开发。
微信公众号:FPGA开源工作室
·
2020-08-05 12:29
上一页
19
20
21
22
23
24
25
26
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他