E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
axi时序图
SpringBoot | SpringBoot中实现“微信支付“
“微信小程序支付”
时序图
:3.1“商家端JSAPI下单”接口3.2“微信小程序端调起支付”接口4.
一只大皮卡丘
·
2023-11-20 15:33
框架知识点-合集
spring
boot
微信
Java
内网穿透
后端
【【萌新的SOC学习之 VDMA 彩条显示实验之一】】
核将彩条数据显示在RGBLCD液晶屏上下面是本次实验的系统框图VDMA通过HP接口与PS端的DDR存储器进行交互因为VDMA出来的是stream流的数据我们现在需要的是把这个stream流的数据通过这个
AXI
4
ZxsLoves
·
2023-11-20 15:16
SOC学习
FPGA学习
学习
性能优化
【【VDMA彩条显示实验之二】】
彩条显示实验之二这一篇紧接上一篇文章我们添加一个VID_out的IP核其实相对来说就是我们把传进来的串行信号转化成并行输出各个信号(把Stream的输出信号流转化成在RGB上输出的格式)下面是对IP核的简介
AXI
4
ZxsLoves
·
2023-11-20 15:45
SOC学习
FPGA学习
fpga开发
ZYNQ_project:LCD
模块框图:
时序图
:代码:/*//24'h00000043249Mhz480*272//24'h800000708433Mhz800*480//24'h008080701650Mhz1024*600//24
warrior_L_2023
·
2023-11-20 14:41
正点原子领航者7020
fpga开发
FPGA_IIC代码-正点原子 野火 小梅哥 特权同学对比写法(3)
FPGA_IIC代码-正点原子野火小梅哥特权同学对比写法(3)工程目的IIC
时序图
IIC读写操作方法汇总正点原子IIC实验工程整体框图和模块功能简介,如表下图所示:IIC驱动模块设计时钟规划状态跳转流程单次写操作的波形图如下图所示
自小吃多
·
2023-11-20 08:16
FPGA
fpga开发
SpringMVC请求流程
SpringMVC请求流程请求执行过程(
时序图
)SpringMVC执行原理名词解析相关知识中心控制器处理器的配置请求执行过程(
时序图
)项目启动,Tomcat启动,加载应用的web.xml文件;实例化并初始化
一个小坑货
·
2023-11-20 04:25
#
Java面试题
#
SpringMVC
mvc
spring
java
springmvc
常见的
AXI
总线仲裁器概述-
AXI
协议理解(一)
文章目录1.1
AXI
总线仲裁应用场景1.2常见的仲裁机制1.3AXIInterconnect简介1.3.1Nto1
Paul安
·
2023-11-20 04:14
接口与协议学习笔记
AXI
asic
仲裁器
AMBA
总线
TCP(socket)状态转换
时序图
说明:1.这张图分三部分,粗线(表示主动发起连接或释放连接方)、虚线(被动方)、细线(同时发生,典型如客户端和服务器同时发送FIN,来断开连接)2.连接进入TIME_WAIT状态后,之所以要等2MSL(Linux系统中大概一分钟),是因为在发出ack后,不确定对端是否有收到。如果没有收到,对端还会发送FIN,这时如果没有处于等待状态,而是直接进入CLOSED状态,那对端就会反复发送FIN。所以这个
Tom098
·
2023-11-19 23:44
网络知识
TCP状态转换图
STM32-TM1640-点数码管计数
2、通信方式主要是串行通信方式,通信方式软件编写:读懂
时序图
,包括起始位、数据位、结束位。在输入数据时当CLK是高电平时,DIN上的
哆啦dd
·
2023-11-19 16:42
STM32
fpga开发
单片机
嵌入式硬件
SAP 电商云 Spartacus UI 的 checkout 场景中的串行请求设计分析
这个串行请求的行为,从Chrome开发者工具
时序图
里清晰可见。Request1
JerryWang_汪子熙
·
2023-11-19 16:06
el-upload上传之自定义上传/关闭页面中断请求
组件代码:{{getDirNameFn(childData.data.directoryName)}}上传文件点击上传importaxiosfrom'
axi
周星星日记
·
2023-11-19 11:29
vue记录
javascript
前端
vue.js
基于STM32F103——DS1302日期时间+串口打印
DS1302时钟模块串口打印DS1302时钟模块相关介绍基本介绍概述特点各引脚功能相关寄存器
时序图
单字节写时序单字节读时序时钟/日历多字节(Burst)方式BCD转十进制和十进制转BCD十进制转BCDBCD
皮卡丘吉尔
·
2023-11-19 09:47
STM32小项目
stm32
单片机
物联网
arm
c语言
stm32---段式屏LCD
时序图
HT1621B驱动
目录最近学习了段式屏幕LCD,纯手巧
时序图
代码,以此记录自己的成长过程!首先明白两个术语:写命令,写数据最近学习了段式屏幕LCD,纯手巧
时序图
代码,以此记录自己的成长过程!
挨踢玩家
·
2023-11-19 09:17
STM32
C语言
stm32
单片机
arm
0731
用例描述有待进一步改进和完善,理清正常流程,可选流程,异常等结合用例+
时序图
有助于编码实现生成并持有,持有,释放,销毁谁生谁养谁管理代理,法庭,原告律师,原告间接性,多态性,虚构,防止
倩倩打怪记
·
2023-11-19 07:27
【智能家居项目】FreeRTOS版本——多任务系统中使用DHT11 | 获取SNTP服务器时间 | 重新设计功能框架
根据上面
时序图
计算接收一次数据(5个字节)的耗时,不考虑主机发送起始信号的耗时:最小时间:40+80+80+(50+28)*4
一只大喵咪1201
·
2023-11-19 07:17
智能家居项目
智能家居
stm32
c语言
PlantUML教程及主题模板
sequence-diagramplantuml在线工具:https://www.planttext.comFRLH主题:https://puml.littletools.ml/theme/frlh.style
时序图
frcoder
·
2023-11-18 22:31
软件工程
软件工程
uml
plantuml
51单片机DS1302实时时钟
三、操作寄存器的定义及时序定义根据
时序图
来写代码①首先对DS
MEYOU_Cc
·
2023-11-18 20:08
51单片机学习笔记
51单片机
fpga开发
嵌入式硬件
(二)FPGA IP核使用教程——单端口RAM
文章目录(二)FPGAIP核使用教程——单端口RAM0致读者1实验任务2RAM简介3程序设计3.1RAMIP核配置3.2
时序图
详解3.3顶层模块设计3.3.1代码编写3.4RAM读写模块设计3.4.1绘制波形图
ChinaRyan666
·
2023-11-17 03:31
Ryan的FPGA学习笔记
fpga开发
tcp/ip
Markdown教程、语法、基本使用、超详细讲解
列表嵌套区块代码代码区块链接高级链接图片表格高级技巧支持的HTML元素转义流程图、
时序图
(顺序图)、甘特图Typora编辑器(推荐)标题Markdown标题有两种格式,一种使用“------”和“===
leetcode每日一题写了吗
·
2023-11-16 23:46
工具使用
或
其他
markdown
写博客
Markdown语法整理(详细版)
缩进、对齐3.3斜体、粗体3.4字体、字号、颜色3.5删除线、下划线、高亮4列表和区块4.1无序、有序、任务列表4.2区块引用4.3列表和区块联合使用5代码和流程图5.1行内代码与代码块5.2流程图、
时序图
sxsunxun
·
2023-11-16 23:38
学习笔记
markdown
11-16 周四 简单代码理解FlashAttention 分块计算softmax
([[1,2,3],[4,9,6]])print("np.e:",np.e)print("1/np.e:",1/np.e)#求出每行的最大值max_values=np.max(input_array,
axi
思影影思
·
2023-11-16 21:43
python
机器学习
AXI
三种接口及DMA DDR XDMA介绍(应用于vivado中的ip调用)
一、
AXI
——高级可扩展接口(UG1037)参考资源:【SDK篇_58~62_
AXI
接口简介【Xilinx】+【Vivado】+【
AXI
4总线】+【FPGA】-哔哩哔哩】关于
AXI
握手过程都讲解的很细致
LessIsMore/
·
2023-11-16 21:34
硬件
fpga开发
ip
AXI
协议详解(四)
上一篇我们完成了一个内存式的
axi
4从机的rtl设计,并进行了仿真验证。是不是有点不过瘾呢?
TechDiary
·
2023-11-16 21:00
通信协议
fpga
芯片
verilog
debug
Xilinx Zynq UltraScale系列高端FPGA解码MIPI视频,基于MIPI CSI-2 RX Subsystem架构实现,提供5套工程源码和技术支持
MIPICSI2模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正
AXI
4
9527华安
·
2023-11-16 16:23
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
Zynq
UltraScale
Xilinx
MIPI
CSI-2
RX
VIVADO+FPGA调试记录
vivado导出的硬件平台,提示'xxxx.hfilecantfind'VITIS内定义的头文件找不到vitis编译vivado导出的硬件平台,提示’xxxx.hfilecantfind’此硬件平台中,包含有
AXI
爱写代码的liding
·
2023-11-16 13:05
fpga
通信原理板块——模拟信号的抽样定理
微信公众号上线,搜索公众号小灰灰的FPGA,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及
AXI
总线等
小灰灰的FPGA
·
2023-11-16 10:31
通信原理板块
fpga开发
通信原理板块——语音压缩编码
微信公众号上线,搜索公众号小灰灰的FPGA,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及
AXI
总线等
小灰灰的FPGA
·
2023-11-16 10:30
通信原理板块
fpga开发
通信原理板块——利用香农公式对连续信道的信道容量计算
微信公众号上线,搜索公众号小灰灰的FPGA,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及
AXI
总线等利用香农公式对连续信道的信道容量计算根据香农公式
小灰灰的FPGA
·
2023-11-16 10:28
通信原理板块
fpga开发
C/C++轻量级并发TCP服务器框架Zinx-框架开发002: 定义通道抽象类
文章目录2类图设计3
时序图
数据输入处理:输出数据处理总流程4主要实现的功能4.1kernel类:基于epoll调度所有通道4.2通道抽象类:4.3标准输入通道子类4.4标准输出通道子类4.5kernel
大大枫
·
2023-11-16 08:38
服务器
c语言
c++
基于流程的事件驱动编程
但是呢,这次带来的,跟他完全不是同一个场景下的使用产品,首先,先介绍下,该架构上面的
时序图
是,架构中对事件的调度与角色之间的交互(1)上面的图只是架构内部的东西,该架构的出现,让我们在开发业务的时候,只用关心
一个带着思想做开发的人
·
2023-11-16 05:03
分布式技术
java
Echarts设置X轴只显示刻度线,不显示X轴轴线
...},......}效果:上图中X轴轴线位置的横线,其实是yAxis的splitLine,将splitLine的show设置为false,横线就不显示了:option={xAxis:{......
axi
每一天,每一步
·
2023-11-16 04:43
ECharts
echarts
前端
javascript
ucos iii在zynq上的移植
自定义ZYNQ块我们的设计第5步:添加软外设第6步:生成HDL设计文件第7步合成,实施和生成流软件设计步骤1.安装了μC/OS系统信息库第2步:生成μC/OSBSP第3步:构建和调试的示范项目第4步程序的
AXI
kobesdu
·
2023-11-16 01:24
zynq
ZYNQ学习之路
嵌入式系统
软件设计
FPGA边沿检测电路及verilog代码
文章目录前言一、上升沿检测电路1.上升沿检测电路
时序图
1.上升沿检测verilog代码二、下升沿检测电路1.下降沿检测
时序图
2.下降沿检测电路verilog代码三、双升沿检测电路1.双降沿检测
时序图
2.
lemon152
·
2023-11-15 15:15
FPGA
fpga
verilog
C51--串口协议
1帧数据位10位,1位起始位+8位数据位+1位停止位TxD(TxD/P3.1口)为发送信息RxD(RxD/P3.0口)为接收端接收信息串口为全双工接受/发送串行口2、
时序图
:transmit(发送):tclock
小小的个子
·
2023-11-15 12:06
STC51
单片机
嵌入式硬件
51单片机
c语言
stm32
C51——串口通信
2、1帧数据位10位,1位起始位+8位数据位+1位停止位C51单片机中p3.0口为接收口,3.1口为发送口3、
时序图
:transmit(发送):tclock产生晶振和脉冲,shift移位寄存器startbit
now
·
2023-11-15 12:06
C51
C51
Xilinx Zynq 7000系列中端FPGA解码MIPI视频,基于MIPI CSI-2 RX Subsystem架构实现,提供5套工程源码和技术支持
模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存
AXI
4
9527华安
·
2023-11-15 10:22
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
架构
Zynq
Xilinx
MIPI
CSI-2
RX
Xilinx Kintex7中端FPGA解码MIPI视频,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持
模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存
AXI
4
9527华安
·
2023-11-15 10:45
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
架构
Xilinx
Kintex7
MIPI
CSI-2
RX
ffmpeg代码流程分析
FFmpeg代码主流程分析-fftools/ffmpeg.c提示:这里可以添加系列文章的所有文章的目录,目录需要自己手动添加本章主要分析ffmpeg命令行执行的整体流程,主要讲解结构体调用关系图和主流程
时序图
方式前言提示
yagerfgcs
·
2023-11-15 07:33
01-流媒体&音视频
#
FFmpeg
08-设计
ffmpeg
【开源】基于JAVA的超市商品管理系统
目录一、摘要1.1简介1.2项目详细录屏二、研究内容2.1数据中心模块2.2超市区域模块2.3超市货架模块2.4商品类型模块2.5商品档案模块三、系统设计3.1用例图3.2
时序图
3.3类图3.4E-R图四
蜜桃小阿雯
·
2023-11-15 07:54
计算机大作业
开源
java
开发语言
Xilinx Artix7-100T低端FPGA解码MIPI视频,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持
模块性能及其优缺点4、详细设计方案设计原理框图OV5640及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存
AXI
4
9527华安
·
2023-11-14 14:09
FPGA解码MIPI视频专题
菜鸟FPGA以太网专题
fpga开发
音视频
MIPI
CSI-2
RX
Artix7
SystemVerilog——
Axi
4Lite_To_Localbus
摘要:用SystemVerilog对
Axi
4转localbus进行编写与仿真如果需要从PS端对PL进行寄存器的读写操作,从znyqM_
AXI
_HPM_FPD出来,经过
axi
_interconnect模块分出多个通道
Jade-YYS
·
2023-11-14 09:31
SystemVerilog
fpga开发
Spring后端HttpClient实现微信小程序登录
这是微信官方提供的
时序图
。我们需要关注的是前后端的交互,以及服务端如何收发网络请求。小程序端封装基本网络请求我们先封装一个基本的网络请求。
上课耽误学习
·
2023-11-14 07:38
云
spring
微信小程序
java
mybatis研究
Springmybatis交互
时序图
ContextLoadListener启动MapperScannerConfigure实现了*,其postProcessBeanDefinitionRegistry方法被调用
subo789
·
2023-11-14 01:15
Java
mybatis研究
通信原理板块——压缩之A压缩律和μ压缩律
微信公众号上线,搜索公众号小灰灰的FPGA,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及
AXI
总线等
小灰灰的FPGA
·
2023-11-13 09:05
通信原理板块
fpga开发
通信原理板块——卷积码(原理、代数和几何表示、编码和解码)
微信公众号上线,搜索公众号小灰灰的FPGA,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及
AXI
总线等
小灰灰的FPGA
·
2023-11-13 09:35
通信原理板块
fpga开发
通信原理板块——循环码计算
微信公众号上线,搜索公众号小灰灰的FPGA,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及
AXI
总线等对生成多项式
小灰灰的FPGA
·
2023-11-13 09:35
通信原理板块
fpga开发
通信原理板块——线性分组码之循环码
微信公众号上线,搜索公众号小灰灰的FPGA,关注可获取相关源码,定期更新有关FPGA的项目以及开源项目源码,包括但不限于各类检测芯片驱动、低速接口驱动、高速接口驱动、数据信号处理、图像处理以及
AXI
总线等
小灰灰的FPGA
·
2023-11-13 09:02
通信原理板块
fpga开发
UML软件建模软件StarUML mac中文版软件介绍
StarUMLmac软件介绍StarUML是一个流行的软件建模工具,用于创建UML(统一建模语言)和其他类型的图表,如类图、
时序图
、活动图等。
mac116
·
2023-11-13 07:27
苹果mac
StarUML
Windows软件
UML软件建模器
C51 - 串口UART_接收
>硬件框图2.2>逻辑分析仪测试RXD波形3>程序设计4>实验验证5>复盘总结B站视频-串口接收1>目标51单片机接收电脑端发送的一个字符,或一个字符串;2>工作原理2.1>硬件框图接收简化框图:接收
时序图
零号-轩工
·
2023-11-13 06:12
51单片机开发-DAYi
51单片机
DAYi
Reindeer-RISCV学习笔记(2)
文章目录文件目录coreincludememery寄存器组使用双口ramddr改用
axi
_hp总线移植到zybo先试一下core添加memerymem_addr地址范围这里说一下如何同时使用SRAM与SDRAMdram_rw_buffer
朽木白露
·
2023-11-12 19:56
RISCV
verilog
risc-v
reindeer
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他