dcache

Xilinx ZYNQ7020密集访问内存出错

没有跑linux系统，裸机和使用freertos如果频繁使用memset和memcpy会出现错误，以memcpy为例，现象是拷贝后的数据不对，无固定位置连续错32字节，这是这两款SOC的ARM核的缺陷，DCache
觉皇嵌入式·2024-01-29 22:46

Uboot中ARMV7和ARMV8 MMU配置

ARMV7的配置过程代码参考：u-boot-2020.04/arch/arm/lib/cache-cp15.cmmu_setup→set_section_dcache→dram_bank_mmu_setup
持续成长，保持快乐·2024-01-29 12:15

gem5学习（11）：将缓存添加到配置脚本中——Adding cache to the configuration script

ClassiccachesandRuby二、Cache1、导入SimObject(s)2、创建L1Cache3、创建L1Cache子类4、创建L2Cache5、L1Cache添加连接函数6、为L1ICache和L1DCache
zhenz0729·2024-01-11 00:02

5 存储器映射和寄存器

文章目录5.3芯片内核5.3.1ICache5.3.2DCache5.3.3FlexRAM5.4存储器映射5.4.1存储器功能划分5.4.1.1存储器Block0内部区域功能划分5.4.1.2储存器Block1
32码奴·2023-12-02 16:08

CPU L1（一级）、L2（二级）和L3（三级）缓存概览

分为数据缓存（L1DCache）和指令缓存（L1ICache）：数据缓存存储处理器核心正在处理的数据，而指令缓存则存储处理器正在执行的指令。容量：通常比较小，但速度非
lixora·2023-12-02 13:58

fastsocket提升nginx CPS性能分析

1.accpet的全局队列的sk_lock锁2.new_inode中的全局inode_lock锁3.sock_alloc_file中的dcache_lock锁accpet的全局队列的sk_lock锁new_inode
securitysun·2023-11-27 17:35

U-Boot启动Linux内核的简单实现

64位ARMLinux内核启动的环境要求在64位ARM处理器上，Linux内核启动前，对设备的环境要求主要有以下几点：内存(DDR)已初始化完成，禁用MMU，关闭数据缓存(dcache)；蔽屏CPU中断
塵觴葉·2023-11-26 23:47

万字长文深入理解 cache，写出高性能代码

CACHE的一致性Cache的一致性有这么几个层面1.一个CPU的icache和dcache的同步问题2.多个CPU各自的cache同步问题3.CPU与设备（其实也可能是个异构处理器，不过在Linux运行的
linux大本营·2023-11-23 21:45

Linux文件系统(六)---三大缓冲区之 目录缓冲区dcache

在文件系统中，有三大缓冲为了提升效率：inode缓冲区、dentry缓冲区、块缓冲。(内核：2.4.37)为什么这个缓冲区会存在，不好意思，我说了废话，当然和前面一样的，为了提升效率，例如我们写一个.c的helloworld文件，简单的过程是编辑，编译，执行。。。那么这个过程都是需要找到所在的文件位置的，如果每次都从根开始找并且还有构造相应的目录项对象，是很费时的，所以将目录项一般也都是缓存起来的
小刀刀·2023-11-17 18:42

【STM32】STM32H750VBT6 CubeMX USBFS-UVC设备实现,以及移植问题

开发环境ARM-MDK5STM32H750VBT6核心板CubeMX配置1.时钟及内存这里没有开启DCache，因为和HAL库这里还有BUG。
喵喵锤锤你小可爱·2023-11-13 23:26

安装根文件系统

5.12安装根文件系统start_kernel下步是另一个重要的函数，678行的vfs_caches_init，用于初始化VFS那些数据结构的slab缓存，来自fs/dcache.c：2355void_
yunsongice·2023-11-06 03:53

MB级存储的灵动微单片机MM32F5280

然后还支持L1I/DCache，独立的TCM接口。另外其生态已经完备，目前主流的编译工具都已经支持，例如常规的KEIL、IAR、GCC等都已经对其提供了支持。
EVERSPIN·2023-10-30 00:05

I-Cache 和 D-Cache

定义ICache和DCache是一种内存，虽然目前接触了好几种内存，寄存器，DDR等，它们在物理上的工作原理虽然不同，但是访问属性却很像。
痞子IT·2023-09-25 14:00

嵌入式---＞ICache DCache

概念介绍整个系统中，CPU的供应链由：寄存器+cache+DDR+硬盘/flash四阶组成Cache它是一种内存，虽然目前接触了好几种内存，寄存器，DDR等，它们在物理上的工作原理虽然不同，但是访问属性却很像。在速度上CPU>寄存器>Cache>DDR在容量上CPUcore_cm7.h中的API__STATIC_INLINEvoidSCB_EnableICache(void)__STATIC_IN
arize·2023-09-24 09:53

通用矩阵乘法（GEMM）优化——基于arm neon

L1dcache：64KBL1icache：64KBL2cache：512KBL3cache：32768KBPagesize：6553
Yi Xiao[旺柴]·2023-08-30 20:03

Icache和Dcache

一、简单讲：都是属于缓存，而且都是cpu缓存，icache用于缓存指令，dcache用于缓存数据。
hanxp001·2023-08-24 05:13

Zynq中DMA的Cache一致性

用DMA进行数据传输时，需要解决DCache（DataCache）和DDRMemory之间的数据一致性问题。
Alliawell·2023-08-20 08:44

FENCE指令分析

同步指令Sync：保证前序指令早退休，后续指令晚退休sync.s：前早后晚，将该请求广播给其他核sync.i：前早后晚且该指令退休时清空流水线sync.is：前早后晚且该指令退休时清空流水线并广播给其他核dcache
山东大学RISC-V芯片研究实验室·2023-08-05 18:03

Cache技术在星辰处理器中的应用

技术在星辰处理器中的应用-修复MicroPython在MM32F5上启动慢的问题文章目录Cache技术在星辰处理器中的应用-修复MicroPython在MM32F5上启动慢的问题引言Cache的工作原理需要关闭DCache
suyong_yq·2023-06-16 04:23

iCache && dCache

L1Cache比较特殊，每个CPU会有两个L1Cache，分别为iCache（指令高速缓存，InstructionCache）和dCache（数据高速缓存，DataCache）。
Li-Yongjun·2023-06-14 10:38

多核系统的数据一致性及linux自旋锁

icache是只读的，不同cpu之间不会出现数据不一致的情况，而dcache是可读写的，不同的cpu节点会出现数据不一致的情况。当CPU更改了某条cac
机械猿--·2023-06-11 16:44

高速缓存(cache)的原理: 了解计算机架构与性能优化

参看文档:捋一捋Cache-知乎(zhihu.com)iCache和dCache一致性-知乎(zhihu.com)Cache设计总结-知乎(zhihu.com)文章目录计基之存储器层次结构1.概述1.1
Once_day·2023-06-09 15:34

Tricore的cache使用仿真实验--Apple的学习笔记

二，带着问题来看的芯片手册问题1，Dcache如何设置使能？答：芯片手册上没找到清晰的步骤描述，我直接example参考代码是有的。问题2，Dcache的地址段在哪里？答：手册上可以清晰的找到。
applecai·2023-04-11 02:39

Cache的基本知识

CPU的关系：每个CPU上的HT（Hyper-Threading）共享L1cache和L2Cache，其中L1Cache又分为单独的instructioncache（ICache）和datacache（DCache
尚先生的博客·2023-04-08 21:32

Flink重启策略(restart-strategy)优化

indexFlink重启策略(restart-strategy)优化背景问题分析结论优化背景1、实时任务依赖Zookeeper做高可用，当Zookeeper节点重启，会导致相当一部分任务挂掉；2、依赖DCache
_Janick·2023-04-05 01:31

MMU、Icache、Dcache

Cache存储体：存放由主存调入的指令与数据块.dcache(datacache)：数据高速缓冲存储器CACHE：Cache是一种特殊的存储器，它由Cache存储部件和Cache控制部件组成。
weixin_33834679·2023-04-04 15:07

AMD Ryzen 7 3D Cache

AMD最近出了新一代的Ryzen9，高端处理器加载了第二代的3DCache，相对于第一代基于zen3架构Ryzen7中的3DCache，进行了一些改进，我们先看一下第一代3DCache的优缺点。
南方铁匠·2023-04-04 06:37

ETCD基本原理

2020年8月27日在研究DCache过程中，发现其计划使用ETCD作为RouterServer的分布式协调组件，所以顺便研究了一下，帮助大家了解ETCD的功能、用途以及重要原理。
程序员柒叔·2023-02-28 06:53

Cache与MMU的爱恨纠缠

但是这样用也有个缺点就是：cache只能整体操作，比如为了使用DMA，要关掉所有的DCache，这就是没有内存管理单元的坏处，MMU所提供的第一个作用就是对内存
隋边边·2023-01-19 17:54

Linux Kernel中刷cache函数__clean_dcache_area_pou()的解读

引流关键词:Non-cacheable,Cacheable,non-shareable,inner-shareable,outer-shareable,optee、ATF、TF-A、Trustzone、optee3.14、MMU、VMSA、cache、TLB、arm、armv8、armv9、TEE、安全、内存管理、页表…快速链接:.个人博客笔记导读目录(全部)ARMv8/ARMv9架构精选系列–目
代码改变世界ctw·2022-12-31 17:51

linux内存回收(一）---kswapd回收

例如pagecache缓冲硬盘中的内容，dcache、icache缓存文件系统的数据，这些内容是为了提升性能而设计的，还可以再次从硬盘中重新读取来构建对象，这部分内容可以在内存
奇小葩·2022-11-11 00:18

DCache 分布式存储系统｜Set, ZSet 缓存模块的创建与使用

作者|Eaton导语|在之前的系列文章中，我们介绍了DCache及其KV,K-K-Row和List缓存模块的使用，本文将继续介绍如何使用DCache中的集合类型缓存模块——Set和ZSet缓存模块。
·2021-03-18 18:19

DCache 分布式存储系统｜Set, ZSet 缓存模块的创建与使用

作者|Eaton导语|在之前的系列文章中，我们介绍了DCache及其KV,K-K-Row和List缓存模块的使用，本文将继续介绍如何使用DCache中的集合类型缓存模块——Set和ZSet缓存模块。
·2021-03-18 18:15

DCache 分布式存储系统｜List 缓存模块的创建与使用

作者|Eaton导语|在之前的系列文章中，我们介绍了DCache及其KV和K-K-Row缓存模块的使用，本文将继续介绍如何使用DCache中的列表类型缓存模块——List缓存模块。
·2021-03-12 06:11

DCache 分布式存储系统｜K-K-Row 缓存模块的创建与使用

DCache作为基于TARS的分布式NoSQL缓存系统，完美支持TARS服务。前一篇文章中，我们介绍了怎么创建并使用KV模块，本文将继续介绍如何创建和使用DCache中的K-K-Row缓存模块。
·2021-03-12 06:22

DCache 分布式存储系统｜Key-Value 缓存模块的创建与使用

DCache作为基于TARS的分布式NoSQL缓存系统，完美支持TARS服务。在前一篇文章中，我们介绍了DCache的特性、如何在TARS上部署DCache并创建一个应用TestDemo。
·2021-03-12 06:22

DCache 分布式存储系统｜安装部署与应用创建

DCache作为基于TARS的分布式NoSQL缓存系统，完美支持TARS服务，能够方便地在TARS服务中使用，本系列文章将着重介绍DCache的安装与使用。那么如何拥有这套系统呢？
·2021-03-12 06:51

DCache 分布式存储系统｜List 缓存模块的创建与使用

作者|Eaton导语|在之前的系列文章中，我们介绍了DCache及其KV和K-K-Row缓存模块的使用，本文将继续介绍如何使用DCache中的列表类型缓存模块——List缓存模块。
·2021-03-12 06:49

DCache 分布式存储系统｜K-K-Row 缓存模块的创建与使用

DCache作为基于TARS的分布式NoSQL缓存系统，完美支持TARS服务。前一篇文章中，我们介绍了怎么创建并使用KV模块，本文将继续介绍如何创建和使用DCache中的K-K-Row缓存模块。
·2021-02-25 11:25

DCache 分布式存储系统｜Key-Value 缓存模块的创建与使用

DCache作为基于TARS的分布式NoSQL缓存系统，完美支持TARS服务。在前一篇文章中，我们介绍了DCache的特性、如何在TARS上部署DCache并创建一个应用TestDemo。
·2021-02-03 15:02

DCache 分布式存储系统｜安装部署与应用创建

DCache作为基于TARS的分布式NoSQL缓存系统，完美支持TARS服务，能够方便地在TARS服务中使用，本系列文章将着重介绍DCache的安装与使用。那么如何拥有这套系统呢？
·2021-01-22 20:44

用cubemx6.0玩转NUCLEO-H745ZI开发板（二）

M7FreertosLWIPping通开发板玩转NUCLEO-H745ZI开发板以太网1.使能以太网，并使能中断2.根据原理图配置好以太网所用的引脚3.使能ICache,DCache,MPU及配置MPU
替你去填坑·2020-11-25 11:10

深入理解Intel Core Microarchitecture

深入理解IntelCoreMicroarchitectureCore2的2级Cache1级Cache分为32KBL1iCache和32KBL1dCache，都是8路组相联writebackbuffer，
weixin_30387799·2020-09-15 05:01

linux 上查询cache 大小的方法

getconf命令$getconf-a|grepCACHELEVEL1_ICACHE_SIZE32768LEVEL1_ICACHE_ASSOC8LEVEL1_ICACHE_LINESIZE64LEVEL1_DCACHE_SIZE32768LEVEL1
liu-yonggang·2020-09-10 21:13

计算机缓存知识大总结

grepCACHELEVEL1_ICACHE_SIZE        32768LEVEL1_ICACHE_ASSOC        8LEVEL1_ICACHE_LINESIZE      64LEVEL1_DCACHE_SIZE
爱上一只柠檬的pig_head·2020-08-22 15:22

icache和dcache

在速度上CPU>寄存器>Cache>DDR在容量上CPU<寄存器dcache
笑看江湖路6·2020-08-20 07:25

腾讯微信面试题：侧重科班基础

自我介绍2.介绍一下DCache3.DCache的路由是怎么做的，用的什么路由算法？4.MySQL数据库怎么做高可用？5.如果MySQL数据库的容量比较大，怎么做索引？
wwxy261·2020-08-18 06:09

I-Cache和D-cache

Icache大多都是顺序取指,碰到分支指令也会跳转,而Dcache访问的模式变化比较大.也就是前者所说的pattern的问题.指令只有读和refill没有写,而数据有读也有写.最重要的是冯氏的结构是指令和数据分离
Volcano3511·2020-08-15 10:35

imx6ull时钟 中断汇编代码初始化

1.Reset_Handler先调用指令“cpsidi”关闭IRQ，cpsidi/*关闭全局中断*/关闭I/DCache、MMU、对齐检测和分支预测。
monkea123·2020-08-08 18:58

(Linux内核) 2-内核启动

要求：1、MMU关闭2、Dcache关闭3、Icache无所谓4、r0=0。5、r1=machinenr6、r2=atags或设备树以上要求完成后，进入st
YuLong5530330·2020-08-08 13:11
上一页 1 2 3 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他