ego1

FPGA-超声波避障小车(ego1)

基于FPGA的超声波避障小车，利用ego1的100HZ时钟，我们可以自己定义不同占空比的PWM来控制电机的转速和舵机的角度，我们可以通过自己写计时器获得超声波来回所需的时间来测量距离，根据距离的远近返回来控制电机的转速以及舵机转动的角度
SRT_WUke·2024-01-21 00:15

vivado数字密码锁verilog带详细设计报告ego1开发板验证

名称：vivado数字密码锁verilog带详细设计报告ego1开发板验证软件：VIVADO语言：Verilog代码功能：1.设计一个开锁密码至少为4位数字的密码锁2.当开锁按键开关（可设置为8位或更多
FPGA代码库·2024-01-13 04:58

4人竞赛数字抢答器vivado软件verilog代码ego1开发板

名称：4人竞赛数字抢答器vivado软件verilog代码ego1开发板软件：VIVADO语言：Verilog代码功能：数字抢答器的设计任务说明:设计一个可供4人竞赛的数字抢答器。
FPGA代码库·2024-01-13 04:58

vivado交通灯设计verilog代码ego1板红绿灯时间可修改

名称：vivado交通灯设计verilog代码ego1板红绿灯时间可修改软件：VIVADO语言：Verilog代码功能：十字路口红绿灯设计；1、每次通行时间可在0-99秒内设定，可以通过按键修改通行时间
FPGA代码库·2024-01-13 04:57

FPGA实战小项目2

基于FPGA的贪吃蛇游戏基于FPGA的贪吃蛇游戏基于fpga的数字密码锁ego1基于fpga的数字密码锁ego1基于fpga的数字时钟basys3基于fpga的数字时钟basys3
LEEE@FPGA·2023-09-08 09:36

vivado纯verilog代码固化程序

将程序固化到flash中，该示范版本为2018.3本次参考为EGO1开发板，flash模块如下：步骤：在生成bit流文件之后第一步，打开ImplementedDesign第二步，依次选择Tools——>
火眼金睛实现统一美·2023-08-08 16:20

EGO1—实现8选1的数据选择器74HC151

（必须）使用软件：Vivado开发板：EGO1采用XilinxArtix-7系列XC7A35T-1CSG324CFPGA74HC151151及其功能真值表代码实现1.verilog代码`timescale1ns
unique_ZRF·2023-08-04 16:18

FPGA — Vivado下ILA(逻辑分析仪)详细使用方法

使用软件：Vivado开发板：EGO1采用XilinxArtix-7系列XC7A35T-1CSG324CFPGA使用程序：按键案例ILA详细使用方法一、ILA简介二、ILA的使用方法方法1—使用IP核创建
unique_ZRF·2023-08-04 16:32

FPGA — BRAM学习笔记—读写操作

使用软件：Vivado开发板：EGO1采用XilinxArtix-7系列XC7A35T-1CSG324CFPGABRAM笔记BRAM介绍同步双端口BRAMBRAM读写操作(1)读操作(2)写操作(3)写模式写优先模式读优先模式不变模式双端口块内存接口
unique_ZRF·2022-11-24 14:59

EGO1—使用8选1数据选择器实现四输入逻辑函数 f=∑wxyz(1,3,6,7,11,13,14)

对该工程进行仿真测试（必须）使用软件：Vivado开发板：EGO1采用XilinxArtix-7系列XC7A35T-1CSG324CFPGA第一题及生成的IP核见链接：第一题：实现8选1的数据选择器74HC151
unique_ZRF·2022-11-24 14:29

EGO1—实现拨码开关控制数码管显示数值

使用软件：Vivado开发板：EGO1采用XilinxArtix-7系列XC7A35T-1CSG324CFPGA实现功能16个拨码开关，每两个控制一个数码管的数值变化开发板配置七段数码管数码管为共阴极数码管
unique_ZRF·2022-11-24 14:29

EGO1—通用按键

使用软件：Vivado开发板：EGO1采用XilinxArtix-7系列XC7A35T-1CSG324CFPGA功能描述及分析五个按键，S4—S0，按下按键，led灯亮，数码管显示一个数字，松开按键，led
unique_ZRF·2022-11-24 14:29

基于Vivado和Ego1的密码锁设计

目录一．引言2二．实验环境2三．设计原理21.Verilog基础22.Vivado软件设计平台43.Ego1硬件实验平台4四．设计方案71.密码锁端口预设72.密码锁状态分类93.密码锁开锁逻辑104.密码锁修改密码设计135.可视化设计146.管脚约束17五．实验测试与结果分析191.密码锁开锁测试192.修改密码测试203.密码锁超时锁死测试21六．设计总结22七．致谢22“密码锁”系统设计报
biyezuopinvip·2022-09-28 18:23

EGo1下板_数码管动态显示

1.分时复用单个数码管的显示电路中，每个数码管都需要有7个LED管和1个小圆点，需要8个IO端口。为了减少实际使用的FPGA芯片的IO端口，可采用分时复用的扫描显示方案进行数码管驱动。分时复用的扫描显示利用了人眼的视觉暂留特性，如果公共端控制信号的刷新速度足够快，人眼就分辨不出LED的闪烁，认为数码管时同时点亮的。控制信号的最佳刷新频率为1000Hz左右以四个数码管显示为例，采用扫描显示方案进行驱
Bunny9__·2022-09-15 09:13

番茄钟的实现（基于Xilinx EGO1学习板）

番茄钟设计一、总体设计1.番茄工作法简介番茄工作法由意大利的奇列洛创造。其内容就是：工作25分钟休息5分钟，循环四次后休息15分钟。本项目就是基于XilinxEgo1开发板实现一个计时器，该计时器能实现：25分钟工作倒计时5分钟休息倒计时二、开发板介绍开发板用户手册(提取码：2019)板子搭载了8Mbit的SRAM芯片，对于本程序基本不用考虑内存不够的问题。主要看看引脚的定义和数码管部分。还有就是
Mokera·2022-03-15 20:00

FPGA入门 Xilinx暑期学校学习Day2

早上的课程流程1、SEA开发板简介这部分没怎么听，自己用的EGO1，听起来SEA好用一些，而且本次课程的实验指导书用的也是那个板子，EGO1要多花点时间了。
半__月·2020-08-19 08:15

VIVADO-IO/IOBUF时序问题-1

Vivado-IO与IOBUFQ：我们学校FPGA的实验课用的是Xilinx的Artix-7系列FPGA，外设是EGO1系列。不算特别垃圾，不过也就几百块钱。根据EGO1公司给的LAB做还可以。
hyzzoe·2020-08-03 17:24

重温FPGA设计流程(七、纯Verilog实现数字频率计)

软件：Vivado2017.4板卡：Ego1型号：xc7a35tcsg324-1七、纯Verilog实现数字频率计hz_counter_top.v`timescale1ns/1psmodulehz_counter_top
李老狗在看FPGA·2020-07-14 19:01

重温FPGA设计流程(六、纯Verilog实现数字钟)

软件：Vivado2017.4板卡：Ego1型号：xc7a35tcsg324-1六、纯Verilog实现数字钟clock1_top.v`timescale1ns/1psmoduleclock1_top(
李老狗在看FPGA·2020-07-14 19:01

电信院 创新创业实践二 FPGA Verilog vivado 数码显示管 显示译码器

一、实验目的用case语句设计一个显示译码器，并学习如何在EGO1实验板上使用7段数码管显示数字。要求数码管显示一个数字为学号（如2016****100）最后一位（如0）。
dxphellou·2020-07-08 03:49

fpga图像处理学习日记（4）

此次任务的主要目标是完成之前三次的仿真任务以及uart协议串口接收的代码编写，仿真还是花了不少时间的，因为仿真用的板子是ego1，利用vivado来下板子，之前一直是通过ise在basys3上完成板级实验
diantanxian7901·2020-07-04 14:16

重温FPGA设计流程(二、IP核应用-全加器)

软件：Vivado2017.4板卡：Ego1型号：xc7a35tcsg324-1二、IP核应用-全加器1、创建空白工程。2、将上次创建的74LS00IP核文件复制到新工程目录下。
李老狗在看FPGA·2019-05-10 14:04

FPGA实战-麦克风模块控制舵机

首先先上实物图实验平台：EGO1开发板FPGA型号：xc7a35tcsg324-1代码平台：VIVADO实现功能：按键数码管计数，0-99，麦克风控制舵机旋转，舵机旋转为顺时针180°后迅速转回，每次麦克风收到声音后
VCA821·2019-03-04 20:06
上一页 1 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他