fpga算法设计

嵌入式平台开放心得

在硬件设计方面，我学习了数字电路的基本原理和设计方法，掌握了FPGA和CPLD的开发和调
qq_64478623·2023-10-17 07:22

AUTOSAR汽车电子嵌入式编程精讲300篇-基于FPGA的LIN总线控制器设计与验证（续）

目录3.2.3波特率发生模块3.2.4数据采样模块3.2.5校验和产生模块3.2.6奇偶校验模块3.2.7接收模块<
格图素书·2023-10-17 07:22

毕业设计 STM32自动泊车系统 - 智能小车 自动停车

背景2设计概要3硬件选型3.1主控-STM323.2电机驱动3.3红外遥控设计3.4传感器部分3.4.1循迹模块3.4.2红外避障模块3.4.3超声波模块3.4.4WIFI视频模块4小车成品展示5泊车算法设计
MDC_sir·2023-10-17 06:08

【PCIE733】基于PCI Express总线架构的2路160MSPS AD采集、12路LVDS图像数据采集卡

该板卡遵循PCIExpress2.0规范，全高半长尺寸，板卡采用Xilinx的28nm高性能FPGA处理器XC7K325T作为主控制器，板卡ADC器件采用TI公司的ADC16DV160芯片，实现2路16bit
北京青翼科技·2023-10-17 06:55

【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技·2023-10-17 06:55

【TES710D】基于复旦微的FMQL10S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技·2023-10-17 06:24

FPGA学习需要的基础能力

1.1.FPGA基础入门阶段主要技能有：硬件和计算机基础，开发环境配置和开发流程，Verilog基础语法（设计和验证，至少到状态机），资料获取（科学上网，官方文档读取）进阶技能：接口通信小项目，常用IP
reg_ctrl·2023-10-17 06:51

【MATLAB教程案例28】图像的边缘提取——canny、sobel、Laplacian以及图像亚像素级边缘提取

FPGA教程目录MATLAB教程目录目录1.软件版本2.图像边缘提取理论概述2.1canny算子2.2sobel算子
fpga和matlab·2023-10-17 02:33

如何使用Python实现FPGA编程“自动化”

如何使用Python实现FPGA编程“自动化”之前读到过一个公众号文章，写了关于《使用Python实现Vivado和Modelsim仿真的自动化》，连接https://mp.weixin.qq.com/
卯【金】刀·2023-10-17 00:09

FPGA project : flash_write

本实验重点学习了：flash的页编程指令pp。在写之前要先进行擦除（全擦除和页擦除）；本实验：先传写指令，然后进入写锁存周期，然后传页编程指令，+3个地址；然后传数据，奇数传55，偶数传aa。在之前扇区擦除的代码上改改就行了。加一个功能就是传入数据大于256个时候，mosi一直拉高。模块框图：状态机：代码：只放spi模块的。因为其他代码和扇区擦除指令是一样的。modulespi(inputwire
warrior_L_2023·2023-10-17 00:37

FPGA project ： flash_continue_write

本实验学习了通过spi通信协议，驱动flash；完成连续写操作。连续写：本质上还是页编程指令，两种连续写的方式：1，每次只写1byte的数据。2，每次写满1页数据，计算剩余数据够不够写满1页，并计算地址。本实验采取方案一。模块框图：状态机：时序图：代码：只放spi模块。modulespi(inputwiresys_clk,inputwiresys_rst_n,inputwirekey_flag,i
warrior_L_2023·2023-10-17 00:05

基于FPGA的图像高斯滤波实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本matlab2022avivado2019.23.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/07/2801:51:45//DesignName://ModuleName:
简简单单做算法·2023-10-16 23:37

FPGA【Verilog语法】

关键字：and   always   assign   begin   bufbufif0   bufif1   case   casex   casezcmos   deassign   default   defparam   disableedge   else   end   endcase   endfunctionendprimitive   endmodule   endspecif
cfqq1989·2023-10-16 15:24

ARM +FPGA GPIB IP核实现

目前在数据发生其技术上居领先的是美国的Tektronix公司和Agilent公司。Agilent公司的台式脉冲/数据发生器家族的最高时钟频率达3GHz（定时发生器），数据发生器E81200在通道数为8CH时数据速率为660Mb/s,即可以产生最高达330MHz的波形输出。Tektronix公司典型的台式数据发生器TekDG2020A,时钟频率为200MHz,可以产生100MHz的图形数据输出，具有
深圳信迈科技DSP+ARM+FPGA·2023-10-16 15:38

AUTOSAR汽车电子嵌入式编程精讲300篇-基于FPGA的LIN总线控制器设计与验证

目录LIN总线简介1.1.1LIN总线的特点1.1.2LIN总线的研究现状1.1.3基于FPGA实现LIN总线控制器的意义
格图素书·2023-10-16 14:16

12 FPGA时序约束实战篇之多周期路径约束

多周期路径约束  多周期路径，我们一般按照以下4个步骤来约束：带有使能的数据  首先来看带有使能的数据，在本工程中的TmingReport中，也提示了同一个时钟域之间的几个路径建立时间不满足要求  其实这几个路径都是带有使能的路径，使能的周期为2倍的时钟周期，本来就应该在2个时钟周期内去判断时序收敛。因此，我们添加时序约束：set_multicycle_path2-setup-from[get_c
张海军2013·2023-10-16 14:45

FPGA设计时序约束四、多周期约束

目录一、背景二、set_multicycle_patha)Targets界面b)options界面c)setup与hold关系三、多周期约束场景3.1单时钟域的多周期约束3.2多周期路径与时钟相移3.3慢时钟到快时钟的多周期约束3.4快时钟到慢时钟的多周期约束四、工程示例五、参考一、背景对于Vivado时序分析工具，默认情况下是进行单个周期内的时序分析，这种分析存在一定的局限性，对于一些特殊的逻辑
知识充实人生·2023-10-16 14:45

FPGA时序约束02——不同时序路径的分析方法

前言前文（FPGA时序约束01——基本概念）中介绍了四种时序路径，如下图所示。
徐晓康的博客·2023-10-16 14:14

FPGA时序约束

FPGA时序设计概述时序约束相关概念发起沿和捕获沿时序路径常规时钟路径数据到达时间时钟到达时间数据需求时间（建立情况下）数据需求时间（保持情况下）建立时间的裕量保持时间的裕量时序分类时序约束语法创建时钟周期约束设置输入延时约束设置输出延时约束
aixiaodecaomaowang·2023-10-16 14:44

fpga如何约束走线_手把手课堂:Xilinx FPGA设计时序约束指南

为帮助FPGA设计新手实现时序收敛，让我们来深入了解时序约束以及如何利用时序约束实现FPGA设计的最优结果。何为时序约束？为保证设计的成功，设计人员必须确保设计能在特定时限内完成指定任务。
weixin_39966465·2023-10-16 14:44

FPGA时序约束与分析（1） --- 时序约束概述

本系列参考文献—FPGA时序与约束分析-吴厚航FPGA从综合到实现需要的过程如下：synth_design->opt_design->place-design->phys_opt_design->route_design1
swang_shan·2023-10-16 14:43

FPGA时序约束-设置伪路径和设置异步时钟

**什么是设置伪路径？**伪路径是指该路径存在，但该路径的电路功能不会发生或者无须时序约束。创建伪路径的好处：可以减少工具运行优化时间，增强实现结果，避免在不需要进行时序约束的地方花费较多时间。设置伪路径一般用在：①跨时钟域，②一但上电就被写入数据的寄存器，③异步复位或测试逻辑，④异步双端口RAM。总结：伪路径主要就是用在异步时钟的处理上。**注意的是：**伪路径的设置是单向的，如果两时钟之间存在
Siedfried·2023-10-16 14:13

FPGA设计时序约束五、设置时钟不分析路径

1.1设置falsepath的场景可以设置为falsepath的路径包括a)跨时钟域中添加的进行两次同步的逻辑单元b)只在FPGA通电启动时的寄存器c)复位或测试的逻辑模块
知识充实人生·2023-10-16 14:42

【2023研电赛】全国技术竞赛一等奖：基于FPGA的超低时延激光多媒体终端

该作品参与极术社区组织的研电赛作品征集活动，欢迎同学们投稿，获取作品传播推广，并有丰富礼品哦~基于FPGA的超低时延激光多媒体终端参赛单位：华东师范大学指导老师：刁盛锡参赛队员：王泽宇谢祖炜秦子淇作品简介随着数字光处理技术
极术社区·2023-10-16 14:11

数据中心“芯”变革，英特尔助力异构计算化解算力瓶颈

越来越多的场景开始引入跨越标量（CPU）、矢量（GPU）、矩阵（ASIC）、空间（FPGA）等多种计算单元来进行加速计算，要解决算力的瓶颈，异构计算是非常重要的选项之一。异构
英特尔开发人员专区·2023-10-16 14:39

【Java每日一题】——第三十题：班级管理程序设计（2023.10.14）

个人专栏：算法设计与分析：算法设计与分析_IT闫的博客-CSDN博客Java基础：Java基础_IT闫的博客-CSDN博客c语言：c语言_IT闫的博客-CSDN博客MySQL：数据结构_IT闫的博客-CSDN
IT闫·2023-10-16 14:35

【Java每日一题】— —第三十一题：银行账号管理程序设计（2023.10.15）

个人专栏：算法设计与分析：算法设计与分析_IT闫的博客-CSDN博客Java基础：Java基础_IT闫的博客-CSDN博客c语言：c语言_IT闫的博客-CSDN博客MySQL：数据结构_IT闫的博客-CSDN
IT闫·2023-10-16 14:35

【Java每日一题】——第三十二题：思考应用题（2023.10.16）

个人专栏：算法设计与分析：算法设计与分析_IT闫的博客-CSDN博客Java基础：Java基础_IT闫的博客-CSDN博客c语言：c语言_IT闫的博客-CSDN博客MySQL：数据结构_IT闫的博客-CSDN
IT闫·2023-10-16 14:03

FPGA笔试

1、FPGA结构一般分为三部分：可编程逻辑块（CLB）、可编程I/O模块和可编程内部连线。
m0_61687959·2023-10-16 13:55

NES（FC） FPGA游戏卡开发笔记（1）---- 开始篇

N8N8pro3）powerpak4）FC模拟器软件N8pro的实现方案的信息收集先了解一下各个芯片的功能N8开发者提供的资源信息PowerpakNesdevwiki和forum简介整个开发的目的就是做一个FPGA
dire_777·2023-10-16 13:55

算法设计与分析期末复习笔记+思维导图+真题考点

期末这几天把ppt上的重点整理了一下汇总成了一个思维导图有些重要的算法和证明我尝试手写实现了总体上跟ppt标准答案差不多所以可以参考（字丑见谅）希望能帮到大伙祝我别挂科思维导图地址：https://mubucm.com/doc/1davC_YXwrP
X_P_X_P·2023-10-16 11:48

FPGA纯verilog代码实现H.264/AVC视频解码，提供工程源码和技术支持

verilog代码实现的低功耗H.264/AVC解码器(baseline)，硬件ASIC设计，不使用任何GPP/DSP等内核，完全有可综合的verilog代码实现，没有任何ip，可在Xilinx、Intel、国产FPGA
9527华安·2023-10-16 11:21

软件设计师笔记目录

软件设计师备考笔记目录上午题下午题计算机网络概述数据流图设计（下午试题一）程序设计语言基础知识数据库设计（下午试题二）标准化和知识产权UML分析与设计（下午试题三）数据库面向对象程序设计与实现（下午试题六）操作系统算法设计与
༺Dawn༻·2023-10-16 08:57

软件设计师——UML分析与设计（下午试题三）

软件设计师备考笔记上午题下午题计算机网络概述数据流图设计（下午试题一）程序设计语言基础知识数据库设计（下午试题二）标准化和知识产权UML分析与设计（下午试题三）数据库面向对象程序设计与实现（下午试题六）操作系统算法设计与
༺Dawn༻·2023-10-16 08:27

软件设计师——程序设计语言基础知识

软件设计师备考笔记上午题下午题计算机网络概述数据流图设计（下午试题一）程序设计语言基础知识数据库设计（下午试题二）标准化和知识产权UML分析与设计（下午试题三）数据库面向对象程序设计与实现（下午试题六）操作系统算法设计与
༺Dawn༻·2023-10-16 08:26

910数据结构（2013年真题）

算法设计题问题1已知元素数据类型为整数的顺序表SL=（a1,a2,…,am,b1,b2,…,bn），试设计算法将SL中元素的两部分互换为（b1,b2,…,bn,a1,a2,…,am）。
记录&日常·2023-10-16 07:03

FPGA复习（功耗）

减小功耗就得减小电流电流和CF有关（C:电容（被门数目和布线长度影响）F:时钟频率）方法大纲减小功耗：1时钟控制2输入控制3减小供电电压4双沿触发器5修改终端同步数字电路降低动态功耗：动态禁止在特定区域中的时钟：利用触发器的时钟使能引脚，或利用全局时钟的多路选择器。时钟使能触发器输入或全局时钟多路选择器）替代直接时钟选通（因为直接的时钟选通大多是不好的）时钟树利用缓冲器使得时钟到达各个寄存器的时间
ElE rookie·2023-10-16 07:30

7系列FPGA内部的block ram资源和原语RAMB18E1深入分析

我基于自己原来的文章：第一篇——赛灵思的blockmemorygenerator用户手册pg058翻译和学习(24)，主要介绍SelectableMemoryAlgorithm；第二篇——赛灵思的blockmemorygenerator用户手册pg058翻译和学习(25)，主要介绍Table3-1:MemoryPrimitivesUsedBasedonArchitecture(Supportedi
danxutj·2023-10-16 06:05

算法设计与分析--动态规划

动态规划：动态规划：通过把原问题分解为相对简单的子问题的方式求解复杂问题的方法。动态规划问题常常适用于有重叠子问题和最优子结构性质的问题。动态规划视图仅仅解决每个子问题一次，从而减少计算量，一旦某个给定的子问题已经解出，则将其记忆化存储，以便下一次需要同一个子问题时直接查表。与分治法的区别：分治法：将分解后的子问题看作是相互独立的，通过递归来做动态规划：将分解后的子问题理解为相互之间有联系，有重叠
_Always_·2023-10-16 04:29

《算法设计与分析》八皇后问题

1、题目描述:在8x8的国际象棋上面摆放八个皇后，使其不能互相攻击，即任意两个皇后都不能处于同一行，同一列或者同一条斜线上，请问有多少种摆法？当时高斯先生计算说有76种，但是最后有92种。2、代码解析（递归）步骤：分解为两个子问题，首先在第一行放置一个棋子，第二在其他安全的不被攻击的地方放第二个棋子，以此类推。结束条件：放完第八个棋子就结束了。packagecom.yuanfeng.test;/*
四块五同学·2023-10-16 03:26

C# GFPGAN 图像修复

效果项目代码usingMicrosoft.ML.OnnxRuntime;usingMicrosoft.ML.OnnxRuntime.Tensors;usingOpenCvSharp;usingSystem;usingSystem.Collections.Generic;usingSystem.Drawing;usingSystem.Drawing.Imaging;usingSystem.Windo
天天代码码天天·2023-10-16 03:10

Xilinx Vivado 驱动问题：无法连接到 JTAG 接口

XilinxVivado驱动问题：无法连接到JTAG接口在使用XilinxVivado进行FPGA开发时，有时会遇到无法连接到JTAG接口的问题。这可能导致无法进行芯片编程、调试和调试等关键任务。
ByteWhiz·2023-10-16 01:47

iMX TR1052芯片FlexSPI接口的使用

FlexSPI使用AHB命令访问RT1052FlexSPI命令仲裁手册1691页FlexSPI的SCLK停止功能手册1693页FlexSPIHyperBus器件的应用手册1712页FlexSPI应用于FPGA
catshit322·2023-10-16 00:04

4种FPGA序列检测【附源码】：1.连续序列；2.含有无关项的序列；3.不重叠序列；4.不连续的序列；

题目来源于牛客网，完整工程源码：https://github.com/ningbo99128/verilog目录1、VL25输入序列连续的序列检测题目介绍思路分析代码实现仿真文件2、VL26含有无关项的序列检测题目介绍思路分析代码实现仿真文件3、VL27不重叠序列检测题目介绍思路分析代码实现仿真文件4、VL28输入序列不连续的序列检测题目介绍思路分析代码实现仿真文件1、VL25输入序列连续的序列检
内有小猪卖·2023-10-15 23:12

FPGA_状态机_序列检测器

目录1状态机2序列检测器2.1状态分析3FPGA程序4验证脚本5仿真结果“硬件设计很讲究并行设计思想，虽然用Verilog描述的电路大都是并行实现的，但是对于实际的工程应用，往往需要让硬件来实现一些具有一定顺序的工作
喜欢喝茶的猫·2023-10-15 23:41

VITIS报错：platform is invalid

在vitis中直接复制了工程，在runas烧录进FPGA时，报错。解决办法：进行cleanproject，然后buildproject(必须全路径为英文，否则依旧会提示该问题)
不缺席的阳光·2023-10-15 22:01

自定义AXI IP核实验——FPGA Vitis篇

文章目录1.前言2.Vivado工程的编写2.1创建自定义IP2.2添加自定义IP到工程3.Vitis工程的编写A.工程源码下载1.前言Xilinx官方为大家提供了很多IP核，在Vivado的IPCatalog中可以查看这些IP核，用户在构建自己的系统中，不可能只使用Xilinx官方的免费IP核，很多时候需要创建属于自己的用户IP核，创建自己的IP核有很多好处，例如系统设计定制化；设计复用，可以在
BIGMAC_1017·2023-10-15 22:00

5星好书———电子技术基础数字部分(第6版)

下载链接➤第1章数字逻辑概念➤第2章逻辑代数与硬件描述语言基础➤第3章逻辑门电路➤第4章组合逻辑电路➤第5章锁存器和触发器➤第6章时序逻辑电路➤第7章半导体存储器➤第8章CPLD和FPGA➤第9章脉冲波形的变换与产生
cooldog123pp·2023-10-15 19:48

camera 硬件基本知识

撸码的日子的博客-CSDN博客_outputpixelclock2.浩瀚之水_csdn的博客_CSDN博客-深度学习,嵌入式Linux相关知识汇总,Caffe框架领域博主3.一个早起的程序员的博客_CSDN博客-FPGA
乐正倩彦·2023-10-15 18:02

初学者也能看懂的DPDK解析

基于专用网络处理器（NP），有基于FPGA，更有基于ASIC的。但是基于硬件的劣势非常明显，发生Bug不易修复，不
victortear·2023-10-15 17:04
上一页 50 51 52 53 54 55 56 57 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他