pcie

FPGA学习-PCIe基本概念

点击上方蓝字关注我们1.PCIE总线概述1.1PCIE总线的发展历史PCIE总线技术，也叫计算机内部总线技术”PeripheralComponentInterconnect”,即外围组件互联，其前身是PCI
Hack电子·2024-02-04 14:35

高级FPGA开发之基础协议PCIe

基础协议之PCIe部分一、TLP包的包头在PCIe的系统中，tlp包的包头的结构有许多部分是相似的，通过掌握这些常规的包头，能帮助理解在PCIe总线上各个设备之间如何进行数据的收发。
北京不北·2024-02-04 14:34

【FPGA原型验证】FPGA 技术：芯片和工具

3.1.4.FPGADSP资源3.1.5.FPGA时钟资源3.1.5.1.FPGA时钟生成3.1.5.2.FPGA时钟分配3.1.6.FPGA输入和输出3.1.7.千兆位收发器3.1.8.内置IP（以太网、PCIEx
Hcoco_me·2024-02-04 12:53

《PCI Express体系结构导读》随记 —— 第II篇 第4章 PCIe总线概述（6）

接前一篇文章：《PCIExpress体系结构导读》随记——第II篇第4章PCIe总线概述（5）4.1PCIe总线的基础知识与PCI总线不同，PCIe总线使用端到端的连接方式，在一条PCIe链路的两端只能各连接一个设备
蓝天居士·2024-02-03 19:48

《PCI Express体系结构导读》随记 —— 第II篇 第4章 PCIe总线概述（5）

接前一篇文章：《PCIExpress体系结构导读》随记——第II篇第4章PCIe总线概述（4）4.1.2PCIe总线使用的信号PCIe设备使用两种电源信号供电，分别是Vcc与Vaux，其额定电压为3.3V
蓝天居士·2024-02-03 09:55

Linux下PCI设备驱动开发详解（七）

Linux下PCI设备驱动开发详解（七）本章及其以后的几章，我们将通过PCIExpress总线实现CPU和FPGA数据通信的简单框架。
北京不北·2024-02-02 23:52

Linux下PCI设备驱动开发详解（三）

Linux下PCI设备驱动开发详解（三）在进行PCIe实际软硬件开发之前，我们要先非常清晰几个概念，这些概念可以让我们高屋建瓴，了解整个PCIe软硬异构系统如何运行的，以及PCIe驱动和PCIedevice
北京不北·2024-02-02 23:22

调优IntelliJ IDEA的JVM参数

笔者的机器配置和环境如下：IntelCorei7-4870HQ,4C/[email protected]~3.7GHz16GBDDR3L1600MHzRAM512GBPCIeSSDmacOSMojave10.14.4IntelliJIDEA2018.2.7
LittleMagic·2024-02-02 11:16

给驱动设备添加属性文件

示例比如我们要给pcie控制器加一个供电控制，来控制从设备的供电，可以在控制器设备中通过device_create_file加一个属性文件来控制ssize_tpcie_pwr_show(structdevice
qxqxa·2024-02-01 16:28

Banana Pi BPI-R4开源路由器开发板快速上手用户手册，采用联发科MT7988芯片设计

2xminiPCIe插槽，带PCIe3.02lane接口，用于Wi-Fi7NIC（网络接口
Banana Pi开源硬件·2024-02-01 06:16

《PCI Express体系结构导读》随记 —— 第II篇 第4章 PCIe总线概述（2）

接前一篇文章：《PCIExpress体系结构导读》随记——第II篇第4章PCIe总线概述（1）4.1PCIe总线的基础知识与PCI总线不同，PCIe总线使用端到端的连接方式，在一条PCIe链路的两端只能各连接一个设备
蓝天居士·2024-01-31 21:29

浅谈图像采集卡

1340-T2采用PCIex4线路设计图像采集卡也称为视频抓取卡，这个部件通常是
双翌视觉·2024-01-31 17:12

PCIe-6328 八口USB3.0图像采集卡：专为工业自动化和机器视觉设计

PCIe-6328一块8口USB3.0主控卡，专为工业自动化和机器视觉相关应用设计。USB3.0或称作高速USB，是一项新兴总线技术，10倍于USB2.0的传输速度，尤其适用于高速数据存储和图像设备。
qq_52609913·2024-01-31 17:38

迅为龙芯2K1000开发板运行Busybox、Buildroot、Loognix、QT5.12系统

接口全板载4路USBHOST、2路千兆以太网、2路UART、2路CAN总线、MiniPCIE、SATA固态盘接口、4G接口、GPS接口WIFI、蓝牙、MiniHDMI、温度传感器、JTAG接口等开发指南更新
mucheni·2024-01-31 13:00

RK3568驱动指南｜驱动基础进阶篇-进阶5 自定义实现insmod命令实验

RK3568支持4K解码和1080P编码，支持SATA/PCIE/USB3.0外围接口。RK3568内置独立NPU，可用于轻量级人工智能应用。
mucheni·2024-01-31 13:59

阿尔泰科技PCIe总线多功能数据采集卡PCIe8620

国产数据采集卡新选择PCIe总线多功能采集卡PCIe8620模拟量采集DA输出DIO卡指标参数模拟量输入通道数单端16路/差分8路精度12位采样频率250KS/s通道切换方式首末通道顺序切换AD缓存16K
阿尔泰1999·2024-01-30 11:37

Linux下基于AHCI controller模块实现SATA Platform驱动附代码详细流程

2.2详细过程三、Platform驱动讲解3.1整体概念3.2驱动架构四、其他相关链接1、SATA模块之HBA卡开发总结（一）2、SATA信息传输FIS结构总结3、SATA驱动中FIS命令处理详细流程4、PCIe
快乐的学习·2024-01-30 00:42

SATA驱动中FIS命令处理(详细)流程附代码和协议解析

2.2内存布局2.2.1具体内存分配规则2.2.2具体命令填充2.2.3命令触发流程2.2.4其他注意事项三、其他相关链接1、SATA模块之HBA卡开发总结（一）2、SATA信息传输FIS结构总结3、PCIe
快乐的学习·2024-01-30 00:41

深入到 TLP：PCI Express 设备如何通信（第一部分）

前言当我为PCIexpress编写XillybusIP核时，我很快发现很难开始：在线资源和官方规格用关于螺母和螺栓的血腥细节轰炸你，但对机器应该做什么却很少说。
攻城狮Adam·2024-01-29 19:45

PCIe链路层训练过程

1，什么是symbollock和bitlockPCIe总线的的接收端链路上没有时钟，因此获取时钟的办法是通过接收到发送端发过来的报文信息（带有时钟信息）来获取时钟信息，将此过程称之为bitlock，同理
攻城狮Adam·2024-01-29 19:13

主板上的南桥和北桥是什么意思？

要知道早期的制造工艺相对粗糙，晶体管的数量相对偏少，因此曾经的处理器集成度较低，必须要由主板芯片组来承担大量功能，芯片组分为南桥芯片组和北桥芯片组两部分，其中的北桥负责CPU与内存的数据交换、图形处理、CPU与PCIE
亿说电脑·2024-01-29 19:08

MIZ7035 PCIe测试 RIFFA【PCIE视频传输】

1.前言MIZ7035官方提供了两种pcie的demo，一个就是普通的PIO测试，一个是BMD测试。我只是试验了PIO功能，可以对板卡直接进行IO寄存器读写。
weixin_30635053·2024-01-28 13:16

PCIE 4.0 Equalizaiton（LTSSM 均衡流程）

1.均衡在Tx端有FFE（FeedForwardEqualizer，前馈均衡器）；在Rx端有：CTLE（ContinuousTimeLinearEqualizer，连续时间线性均衡器）和DFE（DecisionFeedbackEqualizer，判决反馈均衡器）。通过FFE和CTLE，可以去除大部分由ISI所引入的抖动；通过DFE可以进一步去除ISI，它还能去除部分的阻抗失配所造成的反射。通过这些
许嵩66·2024-01-28 11:39

阿尔泰科技多功能数据采集卡

PCIe5657为多功能采集卡；500/250Ksps，16位，32/16路异步模拟量输入；100Ksps，16位，4/2/0路同步电压模拟量输出；8路DIO；8路PFI；1路32位多功能计数器指标参数
阿尔泰1999·2024-01-28 01:59

PCIe总线多功能同步采集卡：满足高动态范围应用需求

为满足这些需求，PCIe总线多功能同步采集卡应运而生。本文将重点介绍一款PCIe总线多功能同步采集卡，包括其特点、技术参数和应用范围。
阿尔泰1999·2024-01-28 01:59

龙芯，启动！

板卡提供3个PCIE插槽，可支持独立显卡、网卡等主流PCIE设备。板卡有M.2KEYM和M.2KEYE两种接口，支持PCIe3.
阳排·2024-01-28 00:47

《PCI Express体系结构导读》随记 —— 第I篇 第3章 PCI总线的数据交换（5）

接前一篇文章：《PCIExpress体系结构导读》随记——第I篇第3章PCI总线的数据交换（4）3.2PCI设备的数据传递PCI设备的数据传递使用地址译码方式，当一个存储器读写总线事务到达PCI总线时，
蓝天居士·2024-01-27 15:47

存储硬盘不要贪便宜了，守护数据最宝贵-2

第二个避坑点：尽量不买PCIe5.0SSD为了追求高性能，现在说到SSD，大家基本都想要买NVMEPCIESSD。PCIESSD在消费端、云市场、数据中心的占比均在继续攀升。
古猫先生·2024-01-26 23:46

AGI时代的奠基石：Agent+算力+大模型是构建AI未来的三驾马车吗？

MetaGPT；大模型；人工智能；通用人工智能；数据并行；模型并行；流水线并行；混合精度训练；梯度累积；Nvidia；A100;H100；A800;H800;L40s；混合专家；910B；HGXH20；L20PCIe
高性能服务器·2024-01-26 15:02

armv8 - GIC-V2 中断控制器

中断类型越来越多，比如普通外设中断，软件触发中断，CPUCore之间的中断，还有类似于PCIe上的基于消息传递的中断等虚拟化技术的引入，主要开始
三境界·2024-01-26 08:48

【linux-虚拟化】 SR-IOV技术

单根I/O虚拟化(SR-IOV)是一种规范，它允许单个PCIExpress(PCIe)设备向主机系统呈现多个独立的PCI设备，称为虚拟功能(VF)。
Henry Patch·2024-01-25 22:51

PCIe信息查询

查询PCIe设备厂商信息通过PCIe设备的描述信息进行查询PCIe设备的描述：Class号、厂商号（venderid)、设备号（deviceid).通过PCIe设备的描述查询PCI设备具体信息的网站：http
小蜗牛1218·2024-01-25 22:52

PCIe总线中Root Complex(RC)

PCIe总线规范并没有规定RC的实现细则。在有些处理器系统中，RC相当于PCIe主桥，也有的处理器系统也将PCIe主桥称为PCIe总线控制器。
咸鱼弟·2024-01-25 11:32

【精讲】PCIe基础篇——Non-Prefetchable & Prefetchable MMIO

MMIO有两种，Non-PrefetchableMMIO：非预取内存空间PrefetchableMMIO：可预取内存空间PrefetchableMMIO：将MMIO的一个区域设置为可预取的，允许CPU提前获取该区域中的数据，以预测请求者在不久的将来可能需要比实际请求更多的数据。对数据进行这种小规模缓存是安全的，因为读取数据不会改变目标设备上的任何状态信息。也就是说，读取位置的行为没有副作用。例如，
咸鱼弟·2024-01-25 11:02

PCIe系统中Switch介绍

从系统软件的角度上看，每一个PCIe链路都占用一个PCI总线号，但是一条PCIe链路只能连接一个PCI设备，Switch、EP或者PCIe桥片。
咸鱼弟·2024-01-25 11:02

【精讲】PCIe基础篇——BDF与配置空间

BDFPCIe总线中的每一个功能都有一个唯一的标识符与之对应。这个标识符就是BDF（Bus，Device，Function）BUS：总线号，最多可以通过配置软件分配256个总线号。
咸鱼弟·2024-01-25 11:31

【精讲】PCIe基础篇——BAR(Base Address Register)详解

一、为什么需要BAR系统中的每个设备中，对地址空间的大小和访问方式可能有不同的需求，例如，一个设备可能有256字节的内部寄存器/存储，应该可以通过IO地址空间访问，而另一个设备可能有16KB的内部寄存器/存储，应该可以通过基于MMIO的设备访问。哪些地址应该使用哪种方式（IO或Memory）来访问它们的内部位置，这是系统软件（即BIOS和OS内核）的工作。因此设备必须为系统软件提供一种方法来确定设
咸鱼弟·2024-01-25 11:31

【精讲】PCIe基础篇——BAR配置过程

BAR基础介绍请参考【博文连载】PCIe基础篇——BAR(BaseAddressRegister)详解本节讲解BAR的填充过程。
咸鱼弟·2024-01-25 11:31

【精讲】PCIe基础篇——Memory & IO 地址空间

在早期的PC中，IO设备中的内部寄存器/存储是通过IO地址空间(由Intel定义)来访问的。然而，由于与IO地址空间相关的一些限制和不良影响(我们在这里不讨论)，IO地址空间很快就失去了软件和硬件供应商的青睐。这导致IO设备的内部寄存器/存储被映射到内存地址空间(通常称为MemorymappedIO,或MMIO)。然而，由于早期的软件是使用IC地址空间来访问IO设备上的内部寄存器/存储，因此在内存
咸鱼弟·2024-01-25 11:31

PCIe连载（二）PCIe总线架构和层次结构

1PCIExpress总线架构如果将计算机比作人的话，CPU就是人的大脑，而PCIe就是人的神经中枢，负责内部数据信息的传输。下图是PCIe总线结构。
romme426·2024-01-25 11:58

PCIe架构的处理器系统介绍

不同的处理器系统中，PCIe体系结构的实现方式不尽相同。PCIe体系结构以Intel的x86处理器为蓝本实现，已被深深地烙下x86处理器的印记。
咸鱼弟·2024-01-25 11:27

huanju一台dell机器Ubuntu wifi 故障留档

故障表现：1在经过一路颠簸后，wifi一开，不管连没连上，屏幕都疯狂输出报错信息[11376.275959]pcieport0000:00:1c.7:AER:Correctederrorreceived
skywalk8163·2024-01-25 09:03

PCIE 之LTSSM状态机解析

在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称是LinkTrainingandStatusStateMachine。
攻城狮Adam·2024-01-25 08:00

【服务器】关于lspci指令查看网卡数量的小坑

1、lspci指令用来查看当前系统连接的所有PCI/PCIe设备2、使用lspci命令最简单的方式就是直接输入lspci，然后按下回车键即可。这时候会列出当前系统中所有PCI设备的相关信息。
冷冰鱼·2024-01-25 07:57

GLM国产大模型训练加速

OneFlow框架通过使用数据并行技术，实现了在A100PCIE40G硬件环境下的高性能训练。相比原始的基于PyTorch、DeepSpeed、Apex的GLM实现，OneFlow的性
百度_开发者中心·2024-01-24 16:43

Quartus联合modelsim，都要重新编译所使用的器件库

但是众所周知，SE版本最大的问题就是每次由Quartus自动调用时，都要重新编译所使用的器件库，特别是使用Stratix等含有收发器、PCIE硬核等单元时，仿真库编译时间实在太长。为了避免这个
者乎之类的·2024-01-23 08:46

（一）瑞芯微RK3568介绍

RK3568支持SATA/PCIE/USB3.0等各类型外围接口，
DSZS123·2024-01-23 07:28

不建Vivado工程，也能看Device视图

在Device视图下：可以查看FPGA芯片可用资源例如：LUT、FF、BRAM、DSP、URAM等的个数；可以查看关键资源的分布情况例如：PCIE的位置，高速收发器的位置，因为这些位置直接影响到PCB设计以及
FPGA的花路·2024-01-23 06:28

GPU与SSD间的P2P DMA访问机制

基于PCIe（PeripheralComponentInterconnectExpress）总线连接CPU、独立GPU和NVMeSSD的系统架构。
古猫先生·2024-01-23 00:12

[EFI]ThinkBook 13s G3电脑 Hackintosh 黑苹果efi引导文件

硬件型号驱动情况主板ThinkBook13sG3处理器AMDRyzen™55600U已驱动内存1x16GBLPD4X-4266已驱动硬盘1x512GBPCIeTLC已驱动显卡1xAMDRadeon™Graphics
黑果魏叔·2024-01-22 21:08
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他