E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
rtl
census变换verilog实现
上一篇文件已经介绍过matchcost的
rtl
计算方式,主要思路就是sad,具体算法内容可以去网上随便找找,其实在算matchcost时,可以结合census变换,这样可以很好的去除图像中光线对结果的影响
brank_z
·
2019-07-28 01:13
双目视觉
[REV] CPU
部件PCAR:CPU访问主存地址IR:指令缓冲寄存器ID:译码不见OC:操作控制信号生成器TG:时序信号生成器[此处应该有图]
RTL
语言冯诺依曼体系最大特点(缺点?)
I-Hsien
·
2019-06-27 00:15
逻辑与计算机基础
智慧城市 物联网
新聚集多样化流动性积木内部模型数字标识物联网感知网行动网运营网智能在本身,智慧在云端QCA6147/1023/9177/9886AR9582
RTL
8188
成子爸爸
·
2019-06-26 22:26
css总结之文本/字体/背景/边框/显示/隐藏
ltr从左到右
rtl
文本方向从右到左inherit规定应该从父元素继承direction属性的值letter-spacing设置字符间距line-height设置行高text-align对齐元素
Bran.im
·
2019-05-29 21:38
css
数字IC设计学习笔记(二)——逻辑综合软件Design Complier的使用(基于GUI界面)
目录DesignComplier简介DesignCompiler综合流程一、建立工作目录二、启动DesignCompiler三、库文件的配置四、读入设计文件(
RTL
源码)四、约束设计五、链接设计六、编译
苑同学
·
2019-05-21 15:43
数字IC
Lazarus 字符集转换 Utf8ToAnsi,UTF8ToWinCP,UTF8ToSys,UTF8ToConsole
UTF8ToSys需要启用编译参数–dDisableUTF8
RTL
,否则还是UTF8,如果变码还是Utf8ToAnsi,但做了基本的处理。
海利鸟
·
2019-05-19 11:00
ZYNQ 千兆以太网 学习
RTL
8211和PS连接关系的如下表所示:
gzy0506
·
2019-05-13 15:19
ZYNQ
以太网
FPGA控制RGMII接口PHY芯片基础
一、前言网络通信中的PHY芯片接口种类有很多,之前接触过GMII接口的PHY芯片
RTL
8211EG。但GMII接口数量较多,本文使用RGMII接口的88E1512搭建网络通信系统。
没落骑士
·
2019-05-13 11:00
Syntacore RISCV 工具链使用(一)环境搭建
环境搭建Syntacore公司是俄罗斯一家专门制作RISCV架构CPU的IP核公司,他们提供了开源的
RTL
代码,但是没有公开工具链,也没有工具链的相关说明。
周钰致
·
2019-05-12 15:46
riscv
Xilinx AXI 验证 IP (VIP)作为AXI4-lite master 仿真验证AXI4-lite slave
/90022258样例工程下载:https://download.csdn.net/download/qq_28398969/11168139AXI验证IP简介AXIStreamVIP可用于为支持定制
RTL
懷劍聽雨
·
2019-05-09 10:22
zynq
双目测距match cost 之
rtl
实现
以后争取能达到月更,这次把双目测距的sadcost匹配代价求法详细介绍不废话,直接上图实现原理比较简单,主要是点减,具体
rtl
实现过程中会遇到两数相减出现负值的情况,如果这样直接求取绝对值即可,在
rtl
brank_z
·
2019-05-04 23:03
双目视觉
RTL
仿真??处理器设计的
RTL
仿真会比软件的高层模型仿真还慢吗?
1、
RTL
代码(硬件表述语言代码)→综合→网表参考:https://zhidao.baidu.com/question/182505268.html综合就是把你写的
rtl
代码转换成对应的实际电路。
十一月zz
·
2019-05-02 23:10
处理器架构
PA2.1 运行dumy
PA2.1实现dumy实现思路实验过程修改opcode_table数组修改
rtl
.h文件实现对应的操作实验结果实现思路在进行代码编写之前,最重要的就是阅读实验手册,确保自己真的理解了实验手册中的内容,再下手也不迟
DuskWatcher
·
2019-04-23 11:27
PA实验
PA2.1 运行dumy
PA2.1实现dumy实现思路实验过程修改opcode_table数组修改
rtl
.h文件实现对应的操作实验结果实现思路在进行代码编写之前,最重要的就是阅读实验手册,确保自己真的理解了实验手册中的内容,再下手也不迟
DuskWatcher
·
2019-04-23 11:27
PA实验
加法器的verilog实现(串行进位、并联、超前进位、流水线)
并行加法器因为使用加法符号实现的,从
RTL
图上也可以看到,具体是用加法器实现的,这个加法器是经过优化的,因此速度比较快。流水线因为减小了组合
F~C~H
·
2019-04-21 21:17
数字集成电路
fpga 机器学习
rtl
实现
准备开一个用fpga实现整个机器学习的专栏,也正好巩固自己目前所学的东西,同时也提高自己的code能力手撸一个cnnip,其实目前cnnip模式也挺固定,核心的conv计算,充分利用fpga内的DSP,怎么把ddr内的数据有效的存到片上RAM,IP的结构也比较固定,如下目前手里有块zedboard的板卡,准备在这上面实现整个功能,fpga内有arm核,一些处理也可以在软件上操作。大概思考了下后面的
brank_z
·
2019-04-15 23:28
机器学习
低功耗设计之
RTL
级降低功耗
作为一个数字前端设计师,我们就来看看如何在
RTL
级别减低功耗。实质上在大规模ASIC设计中,当
RTL
级设计完成的时候,整个系统至少80%的功耗就已经确定。
IamSarah
·
2019-03-26 11:16
verilog
IC模块设计
Android 阿拉伯语的处理
应用程序支持
RTL
布局在AndroidManifest.xml的中,添加android:supportsRtl=true。
xcz1899
·
2019-03-17 21:17
RISC-V处理器:1.取指令
RTL
代码分析
RISC-V处理器:1.取指令
RTL
代码分析1.取指特点指令在存储空间中所处的地址,称为它的指令PC(ProgramCounter)取指是指处理器将指令,按照其指令PC,从存储器中读取出来的过程处理器从存储器中取出指令的目标是
Ter23LBJ
·
2019-03-08 21:25
verilog学习
RTL
8189ES 驱动加载 AP 模式
前言:本文适合于已经移植好
RTL
8189ES驱动,并且用ifconfig-a能否查看到无线网卡的朋友阅读。
qiaoliang328
·
2019-03-05 17:28
LINUX
zynq Linux程序开发
PetaLinux2018.2程序框架:具体步骤:1.打开vivado2018.2软件2.点击CreateProject3.输入工程名和工程路径(注意:工程路径中不要有空格,否则后续SDK会无法导入硬件描述文件)4.选择
RTL
DSP小胖
·
2019-02-27 13:30
ZYNQ
RTL
8752C---可应用于蓝牙电子烟的蓝牙芯片
RTL
8752C是2018年瑞昱公司推出的一款芯片,主要应用资源如下:内核:ARMCortex-M4蓝牙协议支持:BT4.2SRAM:160KBeFUSE:4Kbit内置Flash:256KB/512KB
Jim_天河
·
2019-02-15 10:41
RTL8752C/8762C
中标麒麟7.0安装Unity、Qt等
中标麒麟7.0Unity离线安装包(.sh文件),2017.2,下载地址:https://forum.unity.com/threa...Qt离线安装包(.run文件)5.6.2x64(无线网卡驱动)
rtl
8192eu-linux-driver-realtek
斯坦利蕭
·
2019-02-15 00:00
unity3d
qt5
基于FPGA的并行排序算法
八个16位数据并行排序
RTL
图如下:可以看出占用了很多资源(大约600多个ALM)。
Verdvana
·
2019-02-02 23:39
FPGA
利用VCS对
RTL
进行编译和调试
VCS现在一般都安装在linux服务器上,打开terminal,两种方法:1.命令行敲入"vcs-debug_all若干源文件.v"./simv-gui-tbug2.直接敲入dve,在simulator->setup中,配置路径、对应的exec文件、vpd文件即可。在view下设置timescale,在simulator里面有addforce,setcontinuetime,辅助调试vcs若干源文
joris30
·
2019-01-31 10:51
腾达U12千兆无线网卡在Linux下的支持方式
但是,官方的Linux驱动,是不能用的,可以从上游下载支持代码:https://github.com/gnab/
rtl
8812au编译之前,不要把腾达U12插到电脑上面,要先拨出来,以免影响之后的识别。
Ubuntu_2017
·
2019-01-24 22:35
Verilog开源项目
基于RISC-V的开源内核和SoC列表SiFiveFreedomE300/U500Platform包含E300和U500的
RTL
代码,cpu内核基于Rocket,增加了SoC总线和外设IP,可以在FPG
请叫我小菜鸡先生
·
2019-01-24 11:10
FPGA
树莓派无线网卡监听模式
Background项目里需要在树莓派上运行抓包程序,需要使用无线网卡,进入监听模式,进行抓包;默认的无线网卡是不支持monitor模式的,支持monitor模式的网卡列表可以在这里查到于是我选了两个
RTL
8188CUS
红与黑hyh
·
2019-01-19 11:00
物联网WiFi模块的几种OTA升级方案对比总结
在物联网开发中,OTA升级(firmwareupdateOverTheAir)是模组必备的功能,本文将以
RTL
8711、乐鑫8266、庆科3186wifi模块为例介绍几种的常见的ota方案,并进行对比总结
嵌入式资讯精选
·
2019-01-09 11:29
ubuntu18.04 wifi适配器打不开解决办法
笔记本:联想y7000p系统:win10+ubuntu18.04网卡:
rtl
8822ce--------------参考博客:https://blog.csdn.net/qq_33591205/article
camel_chaos
·
2019-01-06 13:54
无
无线安全_wifi密码获取(wps 穷举pin)、防范
一、准备虚拟机CDLinux外置无线网卡(本人用
RTL
8187)二、步骤安装好CDLinux之后,我们启动虚拟机,并将外置无线网卡插到电脑上。
BeatRex
·
2019-01-05 22:15
无线安全
Mark # 行为级和
RTL
级的区别
RTL
级,registertransferlevel,指的是用寄存器这一级别的描述方式来描述电路的数据流方式;而Behavior级指的是仅仅描述电路的功能而可以采用任何verilog语法的描述方式。
Florence_0
·
2019-01-02 16:57
FPGA
Mark
linux系统设置无线网络
grepNetwork,Network为无线网卡设备,Ethernet为以太网有线网络在用dmesg查看是否有对应的驱动,我的没有lspci:记下设备厂商以及网卡型号:我的设备厂商为:02.00.0,网卡型号为
rtl
8723de
年薪百万的单身狗
·
2019-01-01 22:59
linux
RTL
-SDR上手使用
RTL
-SDR上手使用作者微信公众号:小卫星操作系统:WINDOWS100、起因查了很多文章,发现对
RTL
-SDR的上手指南在我这个平台上都行不通,因此将玩的过程记录下来,以便感兴趣的人参考。
平林陌陌如烟织
·
2018-12-29 23:18
RTL-SDR
Winform/C#入门编程之第三部分容器(三:流方向布局控件FlowLayoutPanel)
在从右向左(
RTL
)的布局中,FlowLayoutPanel控件会相应地反转其流向。还可以通过设置WrapContents属性的值来指定是对FlowLayoutPanel控件
平底锅锅锅
·
2018-12-24 17:30
Winform/C#入门编程
-
集合
Winform/C#入门编程
kali 安装TP-LINK TL-WN725N V2 /
rtl
8188eu
1.apt-getupdate&&apt-getupgradeapt-cachesearchlinux-image然后使用相同的版本搜索最新的linux-image和linux-source软件包。在我的情况下输出是linux-headers-4.17.0-kali1-amd64-HeaderfilesforLinux4.17.0-kali1-amd64linux-headers-4.17.0-k
www.zuoer.xin
·
2018-12-13 20:57
#Paper Reading# Learning to Selectively Transfer:Reinforced Transfer Learning for Deep Text Matching
ReinforcedTransferLearningforDeepTextMatching论文地址:https://doi.org/10.1145/3289600.3290978论文发表于:WSDM2019(CCFB类会议)论文大体内容:本文主要提出了一个
RTL
john159151
·
2018-12-12 23:43
paper
reading
Reinforcement
Learning
Transfer
Learning
JBoss搭建websockets
1.创建SocketConnectionCache类importcom.cmb.dw.
rtl
.pbworkmng.service.sockets.QrC;importjava.util.concurrent.CopyOnWriteArraySet
GnodiYnehS
·
2018-12-12 11:02
java
openwrt 外挂usb 网卡
RTL
8188CU 及添加 RT5572 kernel支持
RT5572原来叫Ralink雷凌现在被MTK收购了,淘宝上买的很便宜50块邮,2.45G双频。在win10上插了试试,果然是支持5G。这上面写着飞荣是什么牌子,有知道的和我说下。(win10现在驱动真好方便,一更新就有了,也不需要什么驱动精灵之类的)自带的linux驱动在这里:https://www.mediatek.tw/products/broadbandWifi/rt5572?spm=20
宁次
·
2018-11-24 19:00
ubuntu下安装
rtl
8811cu网卡
由于需要wifi调试,笔记本内置的网卡有点不太灵光,买了个TPLINK的WDN5200HAC网卡,给虚拟机用,折腾一下成功了github上有
rtl
8821cu/
rtl
8811cu的驱动和安装方法,但是时间有点久了
Daxus Gu
·
2018-11-22 20:40
Linux
rtl
8188cus移植
一、内核配置配置内核支持cfg80211(802.11n协议)Networkingsupport--->-*-Wireless--->---Wirelesscfg80211-wirelessconfigurationAPIenablepowersavebydefaultcfg80211wirelessextensionscompatibilityCommonroutinesforIEEE802.1
cpf099
·
2018-11-21 23:12
am335x
RTL
2838U软件无线电入门
今天双十一后上学第一天,就收到了来自老师的“礼物”:一个
RTL
-SDR软件无线电接收机。
RTL
2838U大爱,感谢恩师。那么下面就讲一讲它的简单安装配置及使用。
AndyYYL
·
2018-11-13 20:45
初识FPGA:各种
RTL
小型电路模块的设计
一、4选1多路选择器1、实现代码举例moduletop(out,in0,in1,in2,in3,sel);parameterwl=2;Outputout;inputin0,in1,in2,in3;input[wl-1:0]sel;regout;always@(in0orin1orin2orin3orsel)//敏感信号列表begincase(sel)2'b00:out=in0;2'b01:out=
zhifang_liao
·
2018-11-11 12:28
【EDA】实验4:常用元件的 Verilog
RTL
代码设计
【EDA】实验4:常用元件的VerilogRTL代码设计多路选择器一.实验内容二.实验步骤交叉开关一.实验内容二.实验步骤优先编码器一.实验内容二.实验步骤多路译码器一.实验内容二.实验步骤加法器无符号加法器一.实验内容二.实验步骤补码加法器一.实验内容二.实验步骤带流水线的加法器一.实验内容二.实验步骤乘法器一.实验内容二.实验步骤计数器一.实验内容二.实验步骤状态机一.实验内容二.实验步骤移位
lilei4136619
·
2018-11-11 00:09
个人学习
Android 中 marginLeft 和 marginStart 的区别
的开始部分就是左边,但是还有很多从右向左(RightToLeft)的文字,如阿拉伯语,为了支持从右往左的布局,Android从4.2开始推荐使用start、end来代替left、right当系统切换到
RTL
Rimson
·
2018-11-10 17:21
VIVADO 设计流程介绍
1.vivado介绍 vivado用于xilinxfpga的设计和验证,VIVADO除了支持传统的rtltobitfile的设计流程(即输入是
rtl
代码,通过集成后,用vivado来产生bitfile
CrazyUncle
·
2018-11-03 19:45
FPGA
Verilog中 for 语句
在Verilog中除了在Testbench(仿真测试激励)中使用for循环语句外,在Testbench中for语句在生成激励信号等方面使用较普遍,但在
RTL
级编码中却很少使用for循环语句
Doggy-King
·
2018-10-30 17:24
verilog
HTML5之消息通知的使用(Web Notification)
一、先睹为快我们先来尝试一个最简单的例子,打开chrome开发者工具,粘贴代码进去直接运行:newNotification('Jartto\'s消息通知',{dir:'
rtl
',body:'这是一个消息
Jartto's blog
·
2018-10-30 15:29
Linux网卡
article/details/83379460在嵌入式SOC上,通常集成有ARM核和MAC控制器,以及增加数据传输带宽的MAC专用DMA,对这种形式的SOC通常使用外接物理PHY设备的方法,外接的PHY芯片如
RTL
8201F
huangweiqing80
·
2018-10-25 16:00
Linux驱动
Ubuntu下8821CE无线网卡驱动安装
下载无线网驱动
rtl
8821ce的压缩包:链接:https://pan.baidu.com/s/1EFRK8t3oLVUStWAivTzyfw提取码:icxx(或者链接:https://pan.baidu.com
Escape_X1n
·
2018-10-21 15:06
安装笔记
上一页
35
36
37
38
39
40
41
42
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他