verilog原语

verilog中+：和-：用法

verilog中的+：和-:用法在Verilog中，+:和-:是用于部分选择的操作符，它们通常用来选择一个向量中的一部分，或者进行位的切片操作。+:用于从指定起始位向右选取一定数量的位。
snow每天都要好好学习·2025-02-01 06:21

推荐开源项目：PyCryptodome——Python加密库的卓越替代品

pycryptodomeAself-containedcryptographiclibraryforPython项目地址:https://gitcode.com/gh_mirrors/py/pycryptodome1、项目介绍PyCryptodome是一个独立的Python加密原语包
明俪钧·2025-01-31 13:55

Verilog系统函数实现单精度float、双精度doble浮点类型和整型之间互相转换

标准verilog支持双精度double类型和十六进制64位数据相互转换，使用$realtobits和$bitstoreal系统函数使用示例：//test_tb.v`timescale1ns/1psmoduletest_tb
whik1194·2025-01-30 12:53

I2C协议与FPGA开发教程_VHDL/Verilog实现

内容涵盖了I2C基础知识、通信模式、总线仲裁机制，以及用VHDL和Verilog语言实现I2C控制器的方法。
侯昂·2025-01-30 12:50

verilog Matlab GPS C/A码发生器.

本文所涉文献资料均为开源免费,参考文献、声明链接等均写在文末。1.C/A码简要介绍GPS卫星信号包括载波信号、测距码和数据码．其中的测码粗码即C／A码(CoarseAcquisitionCode)除了作为粗测码外，还由于其具有码长短，易于捕获的特点而作为GPS卫星信号的捕获码，因此C／A码是GPS信号捕获以及接收机实现的基础。[1]GPS系统中使用了两种伪随机码，一种是时钟速率为10．23MHz用
today_typ·2025-01-30 08:21

Quartus Prime 仿真相关报错解决方法

第一步打开仿真设置第二步检查如图所示路径是否正确即对应.VMF文件保存的路径复制粘贴可见上方文本如下quartus_eda--gen_testbench--tool=modelsim_oem--format=verilog
门外的兔子·2025-01-29 17:25

数码管扫描显示verilog_如何开始Xilinx FPGA开发之旅 第二课 EGO1数码管与键盘

庚子年，我们的EGO1在疫情当中作为口袋实验平台成为了众多高校的复课利器。其中的成功案例更是得到了新华社网媒与CCTV教育频道的报道。借此东风，为了让更多的老师与学生熟悉了解Xilinx，更好的入门学习FPGA知识，我们的师资培训直播已开设EGO1专题直播，欢迎新老朋友跟踪关注。第二课----EGO1数码管与键盘本周的直播我们将介绍EGO1的外设使用案例，介绍数码管扫描的原理和PS/2协议。并教大
weixin_39869959·2025-01-28 21:19

FPGA入门学习之Vivado-数码管驱动设计实验

通过本实验，您将学习如何使用FPGA来控制数码管的显示，并编写相应的Verilog代码。实验准备：Vivado软件的安装和配置。FPGA开发板（如Xilinx的Basys3）。
ZdqDeveloper·2025-01-28 20:45

基于 FPGA 的简易 OFDM 系统 Verilog 实现

基于FPGA的简易OFDM系统Verilog实现介绍OFDM（正交频分复用）是一种广泛应用于无线通信系统的多载波调制技术，用于提升数据传输效率和抗干扰能力。
鱼弦·2025-01-28 13:21

Redis分布式锁

Redis分布式锁分布式锁在很多场景中是非常有用的原语，不同的进程必须以独占资源的方式实现资源共享就是一个典型的例子。
赶路人儿·2025-01-28 07:39

学习yosys(一款开源综合器)

安装sudoapt-getinstallyosys#ubuntu22.04仓库里面是yosys-0.9sudoinstallxdot创建脚本show_rtl.ysread_verilogcpu.vhierarchy-topcpuproc
qq85058522·2025-01-28 05:57

Verilog边沿检测

edge_check.vmoduleedge_check(inputclk,inputin,outputneg_edge,outputpos_edge);regr1=1'd0;regr2=1'd0;assignneg_edge=(~r1)&r2;assignpos_edge=r1&(~r2);always@(posedgeclk)beginr1<=in;r2<=r1;endendmoduletb.
csdn_gddf102384398·2025-01-26 20:40

Golang的图形编程应用案例分析与技术深入

它的并发原语和轻量级线程（goroutine）模型使得它在处理图形界面事件和渲染时更加高效。此外，Golang也有丰富的第三
武昌库里写JAVA·2025-01-25 01:35

Verilog呼吸灯项目实战指南

本文还有配套的精品资源，点击获取简介：本项目“breathLED.zip”详细介绍了利用Verilog硬件描述语言实现呼吸灯效果的完整流程。
酸甜草莓二侠·2025-01-24 04:51

[读书日志]8051软核处理器设计实战（基于FPGA）第六篇：8051软核处理器指令支持添加（verilog）

5.4为主体程序添加指令接下来我们来为主体程序添加指令。在开始之前，我们有必要先把目前的代码展示出来：//`defineTYPE8052moduler8051(inputwireclk,inputwirerst,inputwirecpu_en,inputwirecpu_restart,outputregrom_en,outputreg[15:0]rom_addr,inputwire[7:0]rom
JoneMaster·2025-01-23 08:27

FPGA USB2.0串口通信项目设计与实现

本文还有配套的精品资源，点击获取简介：本项目主要围绕FPGA（Field-ProgrammableGateArray）和Verilog语言，实现USB（通用串行总线）2.0标准的串口通信功能。
瞬泉·2025-01-23 01:55

FPGA开发中的团队协作：构建高效协同的关键路径

一、团队成员角色与职责FPGA工程师核心设计：负责FPGA的逻辑设计与代码实现，依据项目需求，运用硬件描述语言（如Verilog或VHDL）完成模块功能编写。
whik1194·2025-01-22 22:03

自己动手写CPU - 1

电脑,手机,单片机,都有一个核心部件:CPU.今天开始学verilog,就尝试一下动手写一个可以工作的CPU.目标就是可以计算从1加到10等于几?
qq85058522·2025-01-20 19:47

【自用】Verilog笔记

一、语法1、模块moduletest(A,B,C,D,F1,F2);//test为模块名inputA,B,C,D;//输入端口，默认为wire类型信号，一般都是wireoutputF1,F2;//输出端口，默认wirewireF1;//连线reg[2:0]F2;//3bit寄存器endmodulemoduletop_module(inputa,inputb,outputout);//模块实例化语法
QCCX_bY·2025-01-20 18:01

Golang面试题四（并发编程）

目录1.Go常见的并发模型2.哪些方法安全读写共享变量3.如何排查数据竞争问题4.Go有哪些同步原语1.Mutex(互斥锁)2.RWMutex(读写互斥锁)3.Atomic3.1.使用场景3.2.整型操作
os-lee·2025-01-18 23:47

[Mac + Icarus Verilog + gtkwave] Mac运行Verilog及查看波形图

目录1.MAC安装环境1.1IcarusVerilog编译1.2gtkwave查看波形2.安装遇到的问题2.1macOScannotverifythatthisappisfreefrommalware2.2gtkwave-binisnotcompatiblewithmacOS14orlater3
Xminyang·2025-01-18 05:52

Verilog中阻塞赋值和非阻塞赋值的区别？

阻塞赋值“=”对应组合逻辑电路赋值（无存储功能，立即赋值），并且会阻塞后面的赋值操作，非阻塞赋值“<=”对应时序逻辑电路赋值（有存储功能），所有非阻塞赋值操作在同一时刻进行赋值。下面分别通过vivado综合不同情况赋值的代码。第一种：在时序逻辑电路中使用阻塞赋值，通过综合后的电路可以看出非阻塞赋值综合出来的电路时立即执行赋值操作，和组合逻辑电路特性一致，无缓存功能，out_o直接被优化掉了。alw
张小侃·2025-01-18 03:01

FPGA Verilog 阻塞赋值和非阻塞赋值

阻塞赋值和非阻塞赋值的区别阻塞赋值阻塞赋值（=）必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立即变化。串行，立即生效。如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。可能会产生意想不到的结果。非阻塞赋值非阻塞赋值（<=），在赋值开始时计算表达式右边的值，在本次仿真周期结束时才更新被赋值变量，即赋值不是立即生效的；非阻塞赋值允许块中其他语句
杭州秃头程序猿·2025-01-18 02:57

分频器code

不管是分频还是倍频，都通过PLL实现或者用verilog描述实现。我们用ver
一条九漏鱼·2025-01-18 02:24

verilog中的阻塞赋值和非阻塞赋值的仿真

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、阻塞赋值语句二、非阻塞赋值语句总结前言Verilog中的赋值语句类型主要分为两类，阻塞赋值语句和非阻塞赋值语句，关于赋值赋值语句和非阻塞赋值语句的区别
DL_Zl·2025-01-18 01:18

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:01

(121)DAC接口---＞(006)基于FPGA实现DAC8811接口

1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL
FPGA系统设计指南针·2024-09-16 07:01

FPGA复位专题---（3）上电复位？

1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？
FPGA系统设计指南针·2024-09-16 07:31

(182)时序收敛---＞(32)时序收敛三二

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:29

Quartus sdc UI界面设置（二）

1.在Quartus软件中，导入verilog设计之后，打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分，上半部分左侧显示Report、Tasks，右侧显示欢迎界面；
落雨无风·2024-09-15 10:49

讲解Linux内核操作系统——进程状态与转换

在操作系统中，一般把进程控制用的程序段称为原语，原语的特点是执行期间不允许中断，它是一个不可分割的基本单位。
Linux加油站·2024-09-15 04:36

如果面试官问你CAS，你还这么答，可能就要回去等通知了

什么是CASCAS的全称是Compare-And-Swap，它是CPU并发原语。它的功能是判断内存某个位置的值是否为预期值，如果是则更改为新的值，这个过程是原
爱玛士·2024-09-14 21:48

牛客Verilog语法刷题Day 1

校验器的输入是由原始数据位和校验位组成对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生了变化，从而可以发现错误，但不能检测出是哪些位出错。对于一个设置为50MHz的移位寄存器，把16左移到128，需要（）nsA.30B.40C.50D.60本题答案选D,从16到128需要3位，50MHz的时钟为20ns，移动3位则为60ns时间(s)=1
SAChemAdvance·2024-09-13 03:47

连续发送多个数据（uart串口RS232协议/verilog详细代码+仿真）

写在前言以下内容详细源文件，已经上传个人主页资源，需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口（rs232协议）间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit，16byte=128bit，所以要发送16帧。UART简介这里实验所使用的参数有：rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信：UART是一种
勇敢牛牛（FPGA学习版）·2024-09-12 22:45

Python 安装 Django时pip install django报错

Python安装Django时pipinstalldjango报错超时报错解决方法超时报错解决方法将原语句改为pipinstallDjango-ihttps://mirrors.aliyun.com/pypi
CJenny·2024-09-10 09:53

存储课程学习笔记1_访问scsi磁盘读写测试（struct sg_io_hdr，ioctl，mmap）

sata是串行接口，访问sata设备,除了使用控制指令（原语交互），就是
yun6853992·2024-09-10 04:41

FPGA随记——OSERDESE2和IERDESE2

除了用原语调用，还可以用HighSpeedSelectIOWizard这个IP进行调用针对具体selectIO这个IP的使用和介绍，参考这个文档：XilinxSelectIOIP使用说明(一)_selectiobitslip-CSDN
一口一口吃成大V·2024-09-09 20:07

第11周作业---HLS编程环境入门

目录HLS概念HLS是什么HLS与VHDL/Verilog有什么关系?
pss_runner·2024-09-08 09:41

VCS简介

1.2.1关于VCSVCS是VerilogCompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。
XtremeDV·2024-09-07 08:14

vcs 入门

vcs即verilogcompilesimulator支持verilog,systemVerilog,openvera,systemC等语言，同时也有代码覆盖率检测等功能。
hemmingway·2024-09-07 07:36

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程
2401_84185145·2024-09-05 23:38

Verilog2. C语言3. 数组4. 关键词5. 模块

###5.2.4Verilog数组VSC语言数组####Verilog数组在Verilog语言中，数组通常被称作内存。
行者..................·2024-09-05 10:41

(170)时序收敛---＞(20)时序收敛二十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-03 13:50

初识 Verilog

Verilog综述：类C，并行，自顶向下，硬件描述语言，VHDL，VerilogHDL。VHDL，VerilogHDL，两种不同描述语言。Verilog语言（并行，硬件）类似C语言（串行，软件）。
栀栀栀·2024-09-02 08:27

Xilinx高速接口之GTX

简介开坑计划中，主要参考ug475主要讲解结构以及原语以及时钟路由和一些其他的如果不更新就把这篇删了就介
momo5234·2024-09-01 04:04
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他