verilog原语

fpga verilog需要注意的一些代码规范以及易错点

fpga里面乘法符号*一个周期是算不出来的，所以例如data*3可用data+data+data代替，加法可在一个周期内算完，才会保证不出错误
一枚清澈愚蠢的研究生·2024-02-07 22:30

【SpinalHDL】3.奇淫技巧

anonymSignalPrefix”字符串中的内容达到你想要的前缀，Scala中代码如下：objectTopextendsApp{SpinalConfig(anonymSignalPrefix="tmp").generateVerilog
sinply6·2024-02-07 10:38

HDL Designer 2021.1 如何将默认编辑器修改为VsCode

第1步安装Vscode第2步添加Vscode至HDLDesigner第3步更改HDLDesigner编译器第4步修改结束，在HDLDesigner中双击block可使用Vscode编辑verilog
是ZZJin·2024-02-07 08:14

1.3 Verilog 环境搭建详解教程

学习Verilog做仿真时，可选择不同仿真环境。
二当家的素材网·2024-02-07 05:43

【INTEL（ALTERA）】错误 （22595）： 英特尔 Quartus不支持“BDF”类型的实体“entity_path/entity_name”

任何现有的BDF设计文件都必须转换为VerilogHDL或VHDL。
神仙约架·2024-02-07 04:55

Verilog刷题笔记18

题目：Anifstatementusuallycreatesa2-to-1multiplexer,selectingoneinputiftheconditionistrue,andtheotherinputiftheconditionisfalse.解题：moduletop_module(inputa,inputb,inputsel_b1,inputsel_b2,outputwireout_ass
十六追梦记·2024-02-07 03:17

Verilog刷题笔记19

题目：Acommonsourceoferrors:HowtoavoidmakinglatchesWhendesigningcircuits,youmustthinkfirstintermsofcircuits:IwantthislogicgateIwantacombinationalbloboflogicthathastheseinputsandproducestheseoutputsIwanta
十六追梦记·2024-02-07 03:17

Verilog刷题笔记21

题目：Apriorityencoderisacombinationalcircuitthat,whengivenaninputbitvector,outputsthepositionofthefirst1bitinthevector.Forexample,a8-bitpriorityencodergiventheinput8’b10010000wouldoutput3’d4,becausebit[
十六追梦记·2024-02-07 03:17

Verilog刷题笔记20

题目：CasestatementsinVerilogarenearlyequivalenttoasequenceofif-elseif-elsethatcomparesoneexpressiontoalistofothers.ItssyntaxandfunctionalitydiffersfromtheswitchstatementinC
十六追梦记·2024-02-07 03:46

进程原语-fork()

fork可以用于进程的创建，在父进程中使用fork()可以创建一个子进程，子进程可以执行fork后面的代码。默认情况下子进程可以继承父进程的资源，然后执行和父进程一样的操作。创建子进程时，fork内的_CREATE函数将会为子进程申请空间（4G的那个），然后会调用_CLONE函数部分拷贝父进程内核层的数据到子进程的内核层，然后父进程的用户层的数据将会完全拷贝到子进程的用户层。_CLONE执行完毕后
character_0205·2024-02-06 21:37

进程原语-execl()、wait()

除了之前提到的fork()，还有两种进程原语-execl()和wait()。那就让我们再来回顾一下这两种吧。execl():在一个进程中使用execl()，将会改变当前进程的功能。
character_0205·2024-02-06 21:37

FPGA快速入门路径

适合新手的FPGA入门路径总体路径规划基础学习-verilog语言verilog语言学习，推荐verilog数字系统设计一书，讲解比较详实和全面。
zuoph·2024-02-06 18:14

ncverilog仿真的基础脚本

NCSimNC-SIM为Cadence公司之VHDL与Verilog混合模拟的模拟器(simulator),可以帮助IC设计者验证及模拟其所用VHDL与Verilog混合计设的IC功能.NC-Verilog
罐头说·2024-02-06 14:07

函数式编程

原语句代码publicclassTest{publicstaticvoidmain(String[]args){newThread(newRunnable(){@Overridepublicvoidrun
同学yes·2024-02-06 13:46

在verilog中保留chisel中的注释

HowtodeciphercommentsingeneratedVerilogfromchisel?
斐非韭·2024-02-06 13:49

带有同步清0、同步置1的D触发器模块描述及其Testbench测试

1、Verilog描述具有有异步清0、异步置1的D触发器//同步复位、置位D触发器模块描述moduleD_synctrigger(clk,rst,set,D,Q);inputclk,rst,set,D;
shuidetiankong·2024-02-06 11:44

【芯片设计- RTL 数字逻辑设计入门 6 -- 带同步复位的D触发器 RTL实现及testbench 验证】

文章目录带同步复位的D触发器Verilog代码testbench代码编译及仿真问题小结带同步复位的D触发器同步复位：复位只能发生在在clk信号的上升沿，若clk信号出现问题，则无法进行复位。
CodingCos·2024-02-06 11:12

systemverilog 宏定义 `define

define宏的介绍1.1特殊符号`"1.2特殊符号\`\`"1.3特殊符号``2带参数的宏`define2.1带参数宏的使用方法及其存在的问题2.2解决宏定义变量传参的方法总结前言本文主要记录一下systemverilog
hh199203·2024-02-06 09:53

如何理解派生类的构造函数

一、派生类的构造函数当派生类中没有构造函数时，VCS会自动插入一个构造函数new，并执行其父类中的构造函数super.new()；当派生类中有构造函数时，systemverilog期
hh199203·2024-02-06 09:53

SystemVerilog约束随机（二）

文章目录前言一、SystemVerilog约束随机1.1集合操作setmembership1.2权重约束weightedconstraints1.3队列约束arrayconstranint1.4条件约束
hh199203·2024-02-06 09:21

原语，原子，线程安全

原子操作和原语是计算机科学中常见的概念，通常用于多线程或多进程环境中，以确保数据的一致性和同步。
phone1126·2024-02-06 08:22

基于QuartusII的verilog数字时钟设计

基于QuautusII的Verilog数字时钟设计（1）基本功能①显示年、月、日、星期、时、分，秒，是否为闰年（只有校对生效情况时间可以不连续）；②定时与闹铃：到设定的时间（选择周一至周末或具体日期）进行报警
小白努力中@·2024-02-06 08:46

【Verilog HDL设计】基于FPGA的HDMI协议实现v0.1

1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本，后两个版本基于v1.4版本发展而来，要想深入学习HDMI协议，从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容，网上已经有很多前辈作了详细介绍，例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
蚂蚁cd·2024-02-06 08:16

Vivado开发FPGA使用流程、教程 verilog（建立工程、编译文件到最终烧录的全流程）

目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发FPGA流程分为创建工程、添加设计文件、编译、线上仿真、布局布线（添加约束文件）、生成比特流文件、烧录等步骤，下文将按照这些步骤讲解vivado从创建工程到程序烧录到FPGA里如何操作。二、工程创建打开Vivado软件后，出现下图：上图选择creatproject后，出现下图：上
xingxing点灯·2024-02-06 08:11

【友晶科技】基于FPGA的贪吃蛇游戏设计（八）——状态机设计

1.状态机理论知识Verilog语言可以依靠不同的always语句块实现硬件电路的并行执行，但在实际工程中，不仅需要并行执行电路，偶尔也会遇到需要串行执行的电路。
Terasic友晶科技·2024-02-06 07:35

1位全加器设计—— 原理图与VHDL设计初步

文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计，掌握原理图输入以及Verilog的两种设计方法二、实验过程实验软件：quartusII13.0modelslimse10.2实验硬件
贪睡的小孩·2024-02-06 07:03

基于FPGA的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA数据导入matlab显示图片，效果如下：2.算法运行软件版本vivado2019.2，matlab2022a3.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/07/2801:51:45
简简单单做算法·2024-02-06 07:01

一位全加器的设计与实践

目录认识全加器半加器一位全加器输出原理图实现一位加法器创建工程半加器原理图输入全加器原理图输入Verilog实现一位加法器下载测试总结参考文章认识全加器半加器半加器是能够对两个一位的二进制数进行相加得到半加和以及半加进位的组合电路
小艺的小依·2024-02-06 07:00

FPGA编程入门——实现一位全加器

然后通过4个1位全加器的串行级联，完成一个4位全加器的原理图设计；再改用Verilog编程（3种模式：门电路、数据流和行为级描述），完成这个4位全加器设计，并观察Verilog代码编译综合
Flydreamss·2024-02-06 07:59

Verilog实现2进制码与BCD码的互相转换

1、什么是BCD码？BCD码是一种2进制的数字编码形式，用4位2进制数来表示1位10进制中的0~9这10个数。这种编码技术，最常用于会计系统的设计里，因为会计制度经常需要对很长的数字做准确的计算。相对于一般的浮点式记数法，采用BCD码，既可保存数值的精确度，又可使电脑免除作浮点运算所耗费的时间。此外，对于其他需要高精确度的计算，BCD编码也很常用。常见的BCD码有很多种形式，比如8421码、242
单刀FPGA·2024-02-06 05:39

Go同步原语的基石

Go是一门以并发编程见长的语言，它提供了一系列的同步原语方便开发者使用，例如sync包下的Mutex、RWMutex、WaitGroup、Once、Cond，以及抽象层级更高的Channel。
机器铃砍菜刀s·2024-02-06 01:12

2019年需要学习的专业知识

编程语言数据结构算法分析与实现中级知识编译器原理操作系统网络编程高级知识Linux内核源码分析硬件知识体系结构基础知识电路知识模拟电路数字电路计算机组成原理处理器体系架构实现应用性知识PCB设计芯片设计（Verilog
大道而至简·2024-02-05 15:13

django报错： raise NotSupportedError(django.db.utils.NotSupportedError: MySQL 8 or later is required

在django框架中使用ORM模型开发程序，执行pythonmanage.pymakemigrations命令生成同步原语的时候，提示如下问题：raiseNotSupportedError(django.db.utils.NotSupportedError
雾林小妖·2024-02-05 13:10

16-Verilog实现二线制I2C CMOS串行EEPROM的读写操作

Verilog实现二线制I2CCMOS串行EEPROM的读写操作1，二线制I2CCMOS串行EEPROM的简单介绍2，I2C总线特征介绍3，二线制I2C、CMOS串行EEPROM的读写操作4，EEPROM
向兴·2024-02-05 12:14

13-设计可综合状态机的指导原则，本文对于Verilog设计方法学至关重要！

设计可综合状态机的指导原则1，组合逻辑电路设计1.1，8位带进位端的加法器模块设计1.1.1，RTL代码设计1.1.2，tb测试信号1.1.3，生成原理图1.1.4，SIM输出波形1.2，指令译码模块设计1.2.1，RTL代码设计1.2.2，tb测试代码1.2.3，生成原理图1.2.4，SIM输出波形1.3，利用task和电平敏感的always块设计经比较后重组信号的组合逻辑1.3.1，RTL代码
向兴·2024-02-05 12:44

Verilog task使用说明

任务与函数的区别和函数一样，任务（task）可以用来描述共同的代码段，并在模块内任意位置被调用，让代码更加的直观易读。函数一般用于组合逻辑的各种转换和计算，而任务更像一个过程，不仅能完成函数的功能，还可以包含时序控制逻辑。下面对任务与函数的区别进行概括：比较点函数任务输入函数至少有一个输入，端口声明不能包含inout型任务可以没有或者有多个输入，且端口声明可以为inout型输出函数没有输出任务可以
一只迷茫的小狗·2024-02-05 12:44

Verilog 中 task 的语法，及使用 task 来完成模块的 testbench

概述Verilog中的task是一种不可综合的语法，它既提供了从不同位置执行公共过程的能力（因为这样可以实现代码共享），也提供了把大过程切分成小过程的能力（因为小过程更便于阅读和调试）。
McEv0y·2024-02-05 12:44

task2：Verilog编写的设计模块在模块内部直接调用task

Verilog编写的设计模块在模块内部直接调用task1，概念2，模块设计2.1，RTL设计2.2，tb测试代码2.3，sim仿真输出参考文献：1，练习七-在Verilog中使用任务task1，概念在模块设计中
向兴·2024-02-05 12:43

（阅读笔记）SecureML: A System for Scalable Privacy-Preserving Machine Learning

SecureML动机基础知识SecureML文章总结动机用户（例如物联网设备）计算、电池资源受限，选择外包数据给云或边缘执行密集型计算；用户数据包含隐私信息，数据控制权的转移意味着数据隐私泄露风险；选择加密原语处理数据后上传
你看见的我·2024-02-05 10:27

golang并发安全-sync.Once

什么是sync.Oncesync.Once是Go语言中的一种同步原语，用于确保某个操作或函数在并发环境下只被执行一次。它只有一个导出的方法，即Do，该方法接收一个函数参数。
木子林_·2024-02-05 04:50

【chisel】 环境，资料

sbt下载的过程中报错；[error]sbt.librarymanagement.ResolveException:chiselchisel目前的一些状况，问题Chisel，说爱你不容易Chisel相较于verilog
斐非韭·2024-02-04 19:04

Fink CDC数据同步（六）数据入湖Hudi

数据入湖HudiApacheHudi(简称：Hudi)使得您能在hadoop兼容的存储之上存储大量数据，同时它还提供两种原语，使得除了经典的批处理之外，还可以在数据湖上进行流处理。
大数据_苡~·2024-02-04 16:21

#Verilog FPGA实现乐曲演奏电路

FPGA实现乐曲演奏电路音符对照表原理图代码实现音符对照表音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数低音1261.63191122932中音1523.2595611472高音11046.54785736低音2293.66170320436中音2587.3385110212高音21174.66426
tz+·2024-02-04 15:45

「HDLBits题解」CS450

本专栏的目的是分享可以通过HDLBits仿真的Verilog代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接：Cs450/timer-HDLBitsmoduletop_module
UESTC_KS·2024-02-04 14:05

STM32 UART/USART与RTOS的多任务通信和同步机制设计

在STM32微控制器中，UART/USART与RTOS的多任务通信和同步机制设计可以通过操作系统提供的任务调度机制和各种同步原语（例如信号量、邮箱、消息队列等）来实现。
嵌入式杂谈·2024-02-03 23:16

silvaco smartspice自学心得之一

我下载silvaco学习的原因有三点：建模过程中用到了veriloga文件，需要编译和学习语法ADS中加载va文件跑匹配是可以做到的，ICCAP中也很方便就能引用来建模，但是并不能实时编译veriloga
yesoili·2024-02-03 22:59

器件建模学习5-veriloga文件分析

个人微信wyl2333,已经建立器件建模群，请同行备注。模型来源安捷伦提供的angolov_gan.va模型，请支持正版。1.加载库文件，常数库和数学库2.定义全局变量和函数关系3.定义模型端口，如果要定义三端口，则注释掉上面部分。此时开始定义整个模型，模型以endmodule结束4.定义器件参数并注明参数类型，参数初始值，参数运行范围（作为对外提供模型的接口）一般在//后注明各类参数在模型中起的
yesoili·2024-02-03 22:59

Zookeeper集群安装

ZooKeeper包含一个简单的原语
万总有点菜·2024-02-03 21:14

java锁（4）队列同步器AQS详解

AQS的主要使用方式是继承它作为一个内部辅助类实现同步原语，它可以简化你的并发
桥头放牛娃·2024-02-03 14:57

Java多线程

非可重入锁锁的状态无锁偏向锁轻量级锁重量级锁综述公平锁非公平锁同步锁乐观锁悲观锁对比AQS基础说明原理概览常用方法应用场景CAS缺点Lock接口ReadWriteLock接口LockSupport阻塞原语
newcih·2024-02-03 13:18
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他