E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilogHDL
HDL的四种建模方式
这里的器件包括
VerilogHDL
的内置门器件如与门and,异或门xor等,也可以是用户的一个设计。结构化的描述方式反映了一个设计的层次关系。数据流描述方
qp314
·
2010-02-04 08:00
[转](笔记)初识 Verilog HDL , 什么是verilog HDL?
什么是
verilogHDL
? verilog是一种硬件描述语言,可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。
delacroix_xu
·
2010-01-27 01:00
编程
Module
语言
include
byte
编译器
[转]Verilog-2001
1.Verilog-2001的由来
VerilogHDL
虽然得到了广泛应用,但是人们在应用过程中也发现了Verilog的不少缺陷。
qp314
·
2010-01-08 12:00
function
Module
Integer
input
output
variables
ASIC开发设计流程
使用语言:VHDL/
verilogHDL
2.
bisword
·
2009-12-11 14:00
编程
算法
测试
工具
任务
vss
Verilog HDL中的延迟控制语句
VerilogHDL
语言中延时控制的语法格式有两类:#行为语句;#;其中,“#”是延迟控制的关键字符,可以是直接指定的延迟时间量,并以多少个仿真时间单位的形式给出。
formerman
·
2009-09-13 14:00
语言
Verilog HDL的任务和函数
Technorati标签:FPGA,CPLD,
VerilogHDL
任务和函数只能实现组合逻辑,而对时序逻辑无能为力。一、任务任务就是一段封装在“task…endtask”之间的程序。
formerman
·
2009-09-11 15:00
function
input
任务
(Verilog HDL)wire型和reg型的电路区别
verilogHDL
模块中的输入输出信号类型默认时自动定义为wire型。reg型,意为寄存器型,既可以用组合逻辑实现,亦可用于时序逻辑中,即用触发器(filp-flop)实现。
leonsc
·
2009-09-11 12:00
Verilog HDL数据类型
VerilogHDL
的数据类型分为两大类:线网类型和寄存器类型。线网类型主要表示
VerilogHDL
中结构化元件之间的物理连线,其数值由驱动元件决定。如果没有驱动元件接到线网上,则其默认值为高阻z。
formerman
·
2009-09-10 22:00
FPGA/CPLD
Verilog HDL数据类型
VerilogHDL
的数据类型分为两大类:线网类型和寄存器类型。线网类型主要表示
VerilogHDL
中结构化元件之间的物理连线,其数值由驱动元件决定。如果没有驱动元件接到线网上,则其默认值为高阻z。
formerman
·
2009-09-10 22:00
Integer
存储
扩展
从Verilog到VHDL
Postedby:shinemoonFiledunder:技术从学校里开始,我所接触的就一直是
VerilogHDL
而非更老牌的VHDL,而且后续接触的项目中也多半是Verilog的用户,坦白的讲,Verilog
politefish
·
2009-09-07 10:00
vector
Module
语言
library
hierarchy
structure
阻塞与非阻塞赋值
稍微接触过
VerilogHDL
的都对阻塞与非阻塞赋值略知一二,也是我们经常强调的重点之一,在课堂上还是有学员问什么不一样呢,为什么我用阻塞赋值也能得出正确的结果呢?
farsight2009
·
2009-07-06 15:00
c
Module
嵌入式
input
VHDL和
verilogHDL
的区别
目前最主要的硬件描述语言是VHDL和
VerilogHDL
。VHDL发展的显纾锓ㄑ细瘢鳹erilogHDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由。
aaaaatiger
·
2009-01-26 00:00
Verilog学习笔记
一般认为
VerilogHDL
在系统级抽象方面比VHDL略差一些,而在门级开关电路描述方面比VHDL要强的多写了第一个verilog程序,是一个加法器内容如下moduleadder(count,sum,a
dyyzsu
·
2008-07-15 03:00
Verilog
HDL
Verilog HDL 与数字电路设计
王冠,黄熙,王鹰编著2006年机械工业出版社第1章概述1.1什么是HDL1.2
VerilogHDL
概述1.3
VerilogHDL
与VHDL的比较1.4SystemVerilog1.5小结
VerilogHDL
lybra
·
2008-04-30 16:00
VHDL编程的一些心得体会(转载)
与另外一门硬件描述语言
VerilogHDL
相比,VHDL更善于描述高层的一些设计,包括系统级(算法、数据通路、控制)和行为级(寄存器传输级),而且VHDL具有设计重用、大型设计能力、可读性强、易于编译等优点逐渐受到硬件
zhongrg
·
2008-03-21 11:00
编程
工作
buffer
语言
工具
图像处理
FPGA设计中的编程技巧
本文以
VerilogHDL
为例,讨论了在进行FPGA设计中编写代码的技巧。
zhongrg
·
2008-03-17 20:00
编程
优化
语言
工具
任务
出版
VHDL编程的一些心得体会
与另外一门硬件描述语言
VerilogHDL
相比,VHDL更善于描述高层的一些设计,包括系统级(算法、数据通路、控制)和行为级(寄存器传输级),而且VHDL具有设计重用、大型设计能力、可读性强、易于编译等优点逐渐受到硬件
zhongrg
·
2008-03-17 17:00
FPGA设计流程
设计流程如图2所示.下面分别介绍各个设计步骤.1设计输入设计输入包括使用硬件描述语言HDL、状态图与原理图输入三种方式.HDL设计方式是现今设计大规模数字集成电路的良好形式,除IEEE标准中VHDL与
VerilogHDL
zhongrg
·
2007-09-22 19:00
优化
测试
语言
工具
compiler
图形
组合逻辑电路的设计
在
verilogHDL
描述组合逻辑电路中,与真值表对应的是用户自定义原语;而与电路原理图相对应的是门级建模,有个绰号又叫结构化描
zhongrg
·
2007-09-22 10:00
存储
语言
图形
好书记录
IC设计与开发《基于FPGA的嵌入式开发与应用》徐光辉等电子工业出版社《基于QuartusII的FPGA/CPLD设计》李洪伟等电子工业出版社《
VerilogHDL
数字设计与综合》 夏宇闻译(第二版)嵌入式开发与应用
BackStrokeFish
·
2007-03-19 14:00
上一页
10
11
12
13
14
15
16
17
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他