verilogHDL 第12页

基于FPGA的Cordic算法实现

本文是基于FPGA实现Cordic算法的设计与验证，使用VerilogHDL设计，

weixin_30920091·2020-07-05 22:44

【连载】 FPGA Verilog HDL 系列实例--------AD转换（ADC0809）

【连载】FPGAVerilogHDL系列实例VerilogHDL之AD转换AD转换就是模数转换，顾名思义，就是把模拟信号转换成数字信号。我们所用的模数转换芯片是ADC0809。

weixin_30871293·2020-07-05 22:51

VHDL

VerilogHDL与VHDL均是硬件描述语言（HDL）的一种，它们存在着异同点。

weixin_30701575·2020-07-05 21:50

数字调制解调技术的MATLAB与FPGA实现中文高清完整版PDF

下载地址：网盘下载数字调制解调技术的MATLAB与FPGA实现以Altera公司的FPGA器件为开发平台，采用MATLAB及VerilogHDL语言为开发工具，详细阐述数字调制解调技术的FPGA实现原理

weixin_30496431·2020-07-05 21:54

初学FPGA

VerilogHDL作为现在最流行的FPGA开发语言，当然是入门基础。从最简单的代码学起。找最简单的基础实例（带仿真例程），看不懂查阅工具书。

weixin_30419799·2020-07-05 20:54

Lattice Diamond中VerilogHDL按键延时消抖

按键消抖在之前的实验中我们学习了如何用按键作为FPGA的输入控制，在本实验中将学习如何进行按键消抖，用按键完成更多的功能。硬件说明按键是一种常用的电子开关，电子设计中不可缺少的输入设备。当按下时使开关导通，松开时则开关断开，内部结构是靠金属弹片来实现通断。按键抖动的原理抖动的产生：通常的按键所用的开关为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地

birate_小小人生·2020-07-05 18:22

Verilog HDL 学习（一）

VerilogHDL程序的基本结构VerilogHDL程序是由模块构成的，一个模块可以包括整个设计模型或者设计模型的一部分。从结构上看，每个模块主要包含模块声明、端口定义、信号类型说明、逻辑功能描述。

不忘情贻·2020-07-05 18:44

Verilog之i2c协议

时间：2014年5月6日星期二1.问题描述：如图所示，已知时钟clk为100k，rst为复位信号，上升沿有效，基于VerilogHDL或者VHDL语言，将A器件内的六个8位数据，按照I2C协议规格送入总线

被称为L的男人·2020-07-05 17:46

Verilog HDL的基本语法

VerilogHDL的基本语法前言VerilogHDL是一种用于数字逻辑电路设计的语言。用VerilogHDL描述的电路设计就是该电路的VerilogHDL模型。

帕斯酱瞄·2020-07-05 15:46

VerilogHDL常用的仿真知识

在描述完电路之后，我们需要进行对代码进行验证，主要是进行功能验证。现在验证大多是基于UVM平台写的systemverilog，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。一、验证基础与仿真原理①综合中的语法，都适用于仿真，在仿真中，Verilog语句是串行的，其面向硬件的并行特性则是通过其语义（语言含义）来实现的，因此并不会丢

YOYO--小天·2020-07-05 14:25

Verilog HDL高级数字设计从零学习（四）

VerilogHDL高级数字设计从零学习（四）用循环算法的数字机模型函数和任务ASMD图计数器、移位寄存器和寄存器组的行为级模型本章主要总结一下刚结束的第五章的内容，但由于第五章包含了亚稳态的知识，暂时还没有很懂

王_嘻嘻·2020-07-05 14:36

黑金xlinix FPGA学习笔记（一）verilogHDL扫盲文-（2）

0.10单文件主义单文件主义对于新手来说，某个程度上它是一个“伟大的主义”但是又有很多人会受限这个“伟大的主义”。单文件主义就是，所有内容的设计都是在一个模块之内完成，这一点，有点像C语言中main那样，所有动作都在main()函数中完成。单文件主义是新手都要经过的，当游走一段时间以后，慢慢的我们会发现这个主义的局限性。我们想要越过“它”，但是又不知道要如何往哪个方向…这就是很多新手都会遇见的“瓶

枫_在路上·2020-07-05 13:19

Verilog-tips

※参考书：VerilogHDL数字设计与综合（第二版）（本科教学版）字符串：必须在一行内写完。不可以包含回车。module中的input和output与函数值传递不同。物理意义是相连。

falrom·2020-07-05 10:13

vivado：调试工具原理及实现学习总结(调用IP核,生成IP,例化,调试)

环境：VIVADO2018.2语言：VerilogHDL参考书目：XilinxFPGA权威设计指南-Vivado2014集成开发环境创建新的fifo调试工程创建工程，projectname:fifo_verilog

jch_wang·2020-07-05 10:11

Verilog HDL简单设计实例（三）

VerilogHDL简单设计实例（三）声明简单触发器设计电平敏感型锁存器带置位和复位端的电平敏感型锁存器移位寄存器8位计数器声明该专栏下文章为本人学习时的笔记及对一些知识点的理解，无法保证正确与否，有误之处还望指出

APTXGM1·2020-07-05 08:57

Verilog_HDL的基本语法

VerilogHDL的基本语法前言VerilogHDL是一种用于数字逻辑电路设计的语言。用VerilogHDL描述的电路设计就是该电路的VerilogHDL模型。

中国人民说我帅·2020-07-05 08:15

基于FPGA的CORDIC算法实现——Verilog版

目前，学习与开发FPGA的程序员们大多使用的是VerilogHDL语言（以下简称为Verilog），关于Verilog的诸多优点一休哥就不多介绍了，在此，我们将重点放在Verilog的运算操作上。

善良的一休君·2020-07-05 07:43

quartus ii 使用modelsim altera进行仿真

starttestbenchtemplatewriter然后就会在modlsim的文件中生成一个.vt的文件然后打开这个文件接下来就是再initial和always里面添加信号保存,再点击首先看仿真软件是不是modelsin-altera,再看语言是不是veriloghdl

浮若于心·2020-07-05 07:28

Verilog的基础知识

Verilog的基本介绍:硬件描述语言发展至今已有二十多年历史，当今业界的标准中（IEEE标准）主要有VHDL和VerilogHDL这两种硬件描述语言。

浮若于心·2020-07-05 07:57

Verilog HDL基本知识介绍分享（1）——Verilog 简介

近期准备抽空准备做一个VerilogHDL的简单分享，以供初学者了解学习，技术认知有限，有错误处欢迎大家指出来一起交流。

Surferqing_·2020-07-05 06:07

[转]Verilog-2001

1.Verilog-2001的由来VerilogHDL虽然得到了广泛应用，但是人们在应用过程中也发现了Verilog的不少缺陷。

qp314·2020-07-05 02:44

实现FPGA Verilog HDL与NIOS II的通信数据交换——利用AVALON总线

平时用FPGA基本都是全程用VerilogHDL编程，当遇到液晶的时候，发现Verilog的还不如C语言来的方便，但是用NIOS来编写的时候，实现NIOS与Verilog的通信又是一个问题，今天用了两种方法实现

钱海峰·2020-07-05 02:09

从Verilog到VHDL

Postedby:shinemoonFiledunder:技术从学校里开始,我所接触的就一直是VerilogHDL而非更老牌的VHDL,而且后续接触的项目中也多半是Verilog的用户，坦白的讲，Verilog

ChipArtist·2020-07-05 02:17

《计算机原理与设计：Verilog HDL版》笔记

-->虚拟存储单周期-->多周期-->流水线-->+FPU-->+Cache多线程-->多核-->网络基础第1章计算机基础知识及性能评价1.2计算机的基本结构1.3如何提高计算机的性能第2章逻辑电路及VerilogHDL

niceshotgoodball·2020-07-05 01:22

VerilogHDL（1）

VerilogHDL功能总述是一种行为描述和结构描述语言，是对实际电路不同级别的抽象。系统级：实现设计模块外部性能。算法级：实现设计算法。

不忘初心ability·2020-07-04 23:40

FPGA设计流程

HDL设计方式是现今设计大规模数字集成电路的良好形式，除IEEE标准中VHDL与VerilogHDL两种形式外，尚有各自FPGA厂家推出的专用语言，如Quartus下的AHDL。

kobesdu·2020-07-04 20:44

Verilog中的函数

Verilog中的函数VerilogHDL与大多数可编程语言一样，将使用率很高的代码，按照软件工程的思想，写成函数，这样，该函数可以被多次调用。

king_lin_fly·2020-07-04 20:16

Verilog学习笔记（01）

文章目录1.1什么是VerilogHDL？

高山流水123a s d·2020-07-04 17:46

[Verilog]Verilog中的位拼接运算符{ }

一、Verilog中的位拼接运算符虽然VerilogHDL和C语言长得很像，但是在学习Verilog的过程中还是遇到了一些和C完全不同的语法，比如拼接运算符{}。注意：这个{}的

gsithxy·2020-07-04 16:42

Verilog HDL语言的用户自定义元件

VerilogHDL语言提供了一种扩展基元的方法，允许用户自己定义元件（UserDefinedPrimitives，UDP）。

formerman·2020-07-04 15:45

FPGA学习笔记（二）——FPGA学习路线及开发流程

】#########一、FPGA学习路线工具使用->语法学习->逻辑设计->IP使用->接口设计->时序分析->片上系统1、工具使用Altera：QuartusIIXlinx：Vivado2、语法学习VerilogHDL

dongchao6589·2020-07-04 14:36

关于Verilog HDL中的赋值语句

2010-03-0809:12:43|分类：Verilog|标签：|字号大中小订阅关于VerilogHDL中的赋值语句参考书目：《VerilogHDL程序设计与应用》王伟编著连续赋值与过程赋值的区别：过程赋值连续赋值

cococenstar·2020-07-04 13:24

基于Verilog的系统设计流程

在这整理作为学习笔记，仅供参考）已知电子系统的基本设计方法，包括传统的自底向上（Bottom-Up）和现代的自顶向下（Top-Down）设计方法，我们采用VerilogHDL进行复杂数字逻辑电路和系统的设计过程中

老白玩坏FPGA·2020-07-04 12:37

基于减法操作除法器的算法---Verilog实现

当然不是让用“/”和“%”实现；在VerilogHDL语言中虽然有除的运算指令，但是除运算符中的除数必须是2的幂，因此无法实现除数为任意整数的除法，很大程度上限制了它的使用领域。

bleauchat·2020-07-04 12:11

verilog HDL 仿真错误

学习xilinxFPGA，自己学习编写一个计数器的verilogHDL的程序，在仿真激励上编写始终不过，总报语法错误，郁闷啊。

amu226·2020-07-04 10:10

Verilog HDL之于FPGA--阻塞与非阻塞赋值

VerilogHDL之于FPGA阻塞与非阻塞赋值VerilogHDL硬件描述语言:VerilogHDL硬件描述语言脱胎于C语言，却与C语言执行的方式不同。

溪江月·2020-07-04 10:58

【FPGA】分频电路设计（Verilog HDL设计）（良心博文）

目录前言分频器分类偶分频奇分频占空比为50%的奇分频占空比不限定的奇数分频器前言虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用VerilogHDL

李锐博恩·2020-07-04 07:10

谈谈Mux与门电路的相互替换（包含实例分析）

在秋招中，经常遇到的问题是用Mux替换门电路，例如与门，或门，非门，缓冲器，异或，甚至一位全加器，之前写过与此相关的博客如：【VerilogHDL训练】第04天（竞争、冒险、译码等）：4.如果一个标准单元库只有三个

李锐博恩·2020-07-04 07:09

【 Verilog HDL 】Verilog 迭代连接运算符

VerilogHDL中有一个特殊的连接符号——“{}”，（上次看华为面试题也有这个简单的选择题），称为迭代连接运算符，顾名思义，它兼具迭代和连接的双重功效，如下：（1）连接功能该运算符号的第一个基本功能就是连接功能

李锐博恩·2020-07-04 07:38

VScode配置Verilog/SystemVerilog环境 (一）概述

VSCode上将要实现的功能：语法高亮代码对齐括号的处理文件编码方式版本管理二进制文件系统文件图标快捷键操作自动例化自动补全Lint检查vivado绑定vscode自动跳转自动声明定义跳转需要用到的插件：VerilogHDL

X-ONE·2020-07-04 07:58

FPGA工程师：从绝望到绝地逢生

后来读研究生,工作陆陆续续也用过QuartusII、FoundaTIon、ISE、Libero,并且学习了verilogHDL语言,学习的过程中也慢慢体会到

嵌入式资讯精选·2020-07-04 05:42

verilog的描述风格

VerilogHDL有多中描述风格，具体可以分为：结构描述，数据流描述，行为描述，混合描述。结构描述是指通过调用逻辑原件，描述它们之间的连接来建立逻辑电路的verilogHDL模型。

xiao_du_·2020-07-04 03:45

Verilog 位拼接运算符 { }

虽然VerilogHDL和C语言长得很像，但是在学习verilog的过程中还是遇到了一些和C完全不同的语法，比如拼接运算符{}注意：这个{}的使用跟C语言一点关系没有，Verilog语言表示代码区块是用

CC_且听风吟·2020-07-04 03:56

【黑金动力社区】【原创博文集锦】《Verilog HDL那些事儿》导读

【连载】【FPGA黑金开发板】VerilogHDL那些事儿--我眼中的FPGA和VerilogHDL（一）【连载】【FPGA黑金开发板】VerilogHDL那些事儿--低级建模的基础（二）【连载】【FPGA

weixin_34319111·2020-07-04 03:43

Verilog HDL的程序结构及其描述

这篇博文是写给要入门VerilogHDL及其初学者的，也算是我对VerilogHDL学习的一个总结，主要是VerilogHDL的程序结构及其描述，如果有错，欢迎评论指出。

???Sir·2020-07-04 03:38

【连载】 FPGA Verilog HDL 系列实例--------序列信号发生器

【连载】FPGAVerilogHDL系列实例VerilogHDL之序列信号发生器一、原理在数字电路中，序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号.能产生这种信号的逻辑器件就称为序列信号发生器

weixin_30449453·2020-07-04 02:24

Altera FPGA NIOS-II之Hello World

但是与其他处理器架构相比NIOSII最大的特点是运行在（IntelAltera）FPGA上的软核处理器，说白了就是使用VerilogHDL或者VHDL语言在FPGA内部实现了一个处理器，这是一个庞大的系统

Mr qqtang·2020-07-04 02:32

Verilog HDL三种建模方式

模块（module）是verilogHDL设计当中的基本组成单元，每个设计都是由一个或者多个模块构成，为了能更好地完成设计，我们先来学习模块的写法。

硬件嘟嘟嘟·2020-07-04 02:35

HDL的四种建模方式

这里的器件包括VerilogHDL的内置门器件如与门and，异或门xor等，也可以是用户的一个设计。结构化的描述方式反映了一个设计的层次关系。数据流描述方

qp314·2020-07-04 01:45

看思维导图：一文带你学Verilog HDL语言

最为流行的硬件描述语言有两种VerilogHDL/VHDL，均为IEEE标准。VerilogHDL具有C语言基础就很容易上手，而VHDL语言则需要

嵌入式客栈·2020-07-02 12:25

推荐频道

verilogHDL