E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilogHDL
Verilog HDL基本结构
通过上一篇《
VerilogHDL
入门》,我们大致了解Verilog的一个基本结构,即://**模块名定义**modulemux2_1(a,b,s,y);//**引脚方向定义inputa,b,s;outputy
AlexanderCAUC
·
2019-12-28 11:14
vivado进阶:FPGA实现(一)
中国大学MOOC[UESTC数字设计FPGA应用]通过实践,进一步掌握硬件描述语言(
VerilogHDL
)与vivado开发的全过程。在vivado的开发环境下,使用
VerilogHDL
编译代码。
钟的子期
·
2019-12-21 12:28
vivado
FPGA —— Quartus II 15.0 使用 ModelSim SE-64 2019.2 软件进行仿真
QuartusII15.0使用ModelSimSE-642019.2软件进行仿真ModelSim仿真
VerilogHDL
时需要编写一个TestBench仿真文件,通过仿真文件提供激励信号。
一梦一人生
·
2019-11-29 13:00
[FPGA]浅谈LCD1602字符型液晶显示器(Verilog)
概述本文围绕LCD1602字符型液晶显示器展开,并在FPGA开发板上用
VerilogHDL
语言实现模块驱动.首先来一张效果展示那么怎么在这块绿油油的平面上显示出点阵构成的字符呢?
方清欢
·
2019-11-26 20:00
verilog语言实现3-8译码器
姓名:杨汉雄学号:19011210569【嵌牛导读】
VerilogHDL
是一种硬件描述语言,以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4
·
2019-11-11 13:02
初始FPGA
FPGA和单片机的区别单片机FPGA哈佛总线结构,或者冯诺依曼结构查找表串行执行并行执行软件范畴硬件范畴C/汇编语言编程
VerilogHDL
/VHDL硬件描述语言编程FPGA制造商Xilinx(赛灵思)
星空下聆听
·
2019-11-03 22:00
【FPGA】准备入门学习----之初识FPGA(一)
转载连接----https://blog.csdn.net/Mculover666/article/details/80650035----Mculover666FPGA内部有大量的可编程逻辑功能,使用
VerilogHDL
深入浅出,厚积薄发
·
2019-08-25 22:38
VerilogHDL
系统任务$readmemb和$readmemh
系统任务均可以从文件中读取数据到存储器常用的格式:$readmemb("",,,);$readmemb("",,,);注:起始地址和终止地址可以不加。注意事项:(1)被读取的文件中只能包含:空白位置(空格、换行、制表格(tab)),注释行(//形式的和/…/形式的都可以)、二进制和二六进制数据。(2)被读取的文件中不能包含位宽书名和格式说明,对于$readmemb系统任务,每个数必须是二进制,对于
sanlinc
·
2019-08-16 18:04
VerilogHDL
VHDL——学习开篇1(入门体验与顺序执行)
文章目录0、背景1、VHDL入门体验1.12选1选择器1.2锁存器的设计1.3总结与注释2、VHDL顺序执行2.1赋值语句2.2流程控制语句2.21if语句2.22case语句0、背景明明已经掌握了
verilogHDL
ciscomonkey
·
2019-07-17 17:56
VHDL语法
VHDL
FPGA学习笔记之——设计方法(1)计数器架构法
1.
VerilogHDL
模块结构模块是Verilog的基本描述单位,用于描述每个设计的功能和结构,以及与其他模块通信的外部接口。
苑同学
·
2019-07-17 17:14
FPGA
Verilog
FPGA学习笔记
数字IC设计入门必备——VIM自定义模板调用与VCS基本仿真操作示例
本文讲述VIM编辑神器的
verilogHDL
自定义模板调用以及VCS仿真软件的基本使用方式。
没落骑士
·
2019-05-23 20:00
C++基础——类封装简单示例
SystemVerilog已成为主流验证语言,相当于
VerilogHDL
与C++的结合体。故掌握C++基础是十分必要的。二、类封装示例及解读本文以《C++PrimerPlus》
没落骑士
·
2019-04-11 21:00
Mark # 一位资深工程师FPGA设计经验精华
后来读研究生,工作陆陆续续也用过QuartusII,Foundation,ISE,Libero,并且学习了
verilogHDL
语言,学习的过程中也慢
Florence_0
·
2019-04-04 16:39
Mark
4.3 Verilog练习(2)
目录练习五.用always块实现较复杂的组合逻辑电路练习六.在
VerilogHDL
中使用函数练习七.在
VerilogHDL
中使用任务(task)练习八.利用有限状态机进行复杂时序逻辑的设计练习五.用always
斐波那契程序员
·
2019-02-20 15:25
#
FPGA
VHDL
VerilogHDL
与VHDL均是硬件描述语言(HDL)的一种,它们存在着异同点。
千浦千钰
·
2019-02-03 21:00
用Verilog HDL语言实现一个4位的ALU
VerilogHDL
学习笔记四编写一个4位的ALU,实现8种逻辑运算功能在设计ALU的代码之前,首先应学会任务task和函数function,利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试
白露为霜_98
·
2019-01-22 12:03
四选一数据选择器
VerilogHDL
学习笔记二四选一数据选择器真值表:控制端S1S0输出OUT00in001in110in211in3设计代码:modulemux4_to_1(out,in0,in1,in2,in3,s1
白露为霜_98
·
2019-01-21 18:55
2.2 连续赋值、过程赋值
4、赋值
VerilogHDL
有两种为变量赋值的方法一种叫做连续赋值(ContinuousAssignment),另一种叫做过程赋值(ProceduralAssignment)。
斐波那契程序员
·
2019-01-14 20:44
#
FPGA
Veriog——简易的BlackJack(21点)程序
从2个花到10个花的牌值就是牌花的点数,而A的牌值可以为1或者11.Verilog实现思路:参考J.BHASKER的《
VerilogHDL
入门》,实现思路如下:程序的输入包括牌值信号card_value
简丨生
·
2019-01-08 17:30
cordic算法详解
---------------------目前,学习与开发FPGA的程序员们大多使用的是
VerilogHDL
语言(以下简称为Verilog),关于Verilog的诸多优点一休哥就不多介绍了,在此,
小石头Stone
·
2019-01-02 09:16
algorithm
Verilog部分系统函数用法
一、读取txt文档数据在
VerilogHDL
程序中有两个系统任务$readmemb和$readmemh用来从文件中读取数据到存贮器中。
修行进行时
·
2018-11-06 21:10
Verilog
C语言与Verilog HDL语言的区别与不同
C语言与
VerilogHDL
语言同为计算机语言,语法相近,但本质的不同是什么?数字电路设计工程师一般都学习过编程语言、数字逻辑基础、各种EDA软件工具的使用。
daijingxin
·
2018-10-16 17:52
FPGA
FPGA
【 Verilog HDL 】进一步了解 Verilog HDL 的赋值运算符
目录连续赋值符号阻塞赋值符号非阻塞赋值映射赋值符号位置赋值以前已经写过博文专门介绍阻塞赋值和非阻塞赋值运算符了,见博文:【
VerilogHDL
】赋值语句之阻塞赋值方式与非阻塞赋值方式,可今天看《FPGA
李锐博恩
·
2018-09-19 16:05
Verilog
HDL专区
Verilog
HDL
实用总结
用行为级描述方式实现一个加法器电路(基于ISE的设计)(2输入1位全加器电路)
硬件语言描述首先使用行为级描述方式的硬件描述语言(HDL)设计一个一位全加器电路,
VerilogHDL
设计代码如下:`timescale1ns/1ps//////////////////////////
李锐博恩
·
2018-08-13 17:47
FPGA精选
基于减法操作除法器的算法---Verilog实现
在
VerilogHDL
语言中虽然有除的运算指令,但是除运算符中的除数必须是2的幂,因此无法实现除数为任意整数的除法,很大程度上限制了它的使用领域。
alangaixiaoxiao
·
2018-08-13 10:29
FPGA
《夏宇闻Verilog HDL数字系统设计教程》(第四版)第一部分 Verilog数字设计基础 知识点总结——第七章
博主最近刚开始学习FPGA设计,选用的开发语言是目前比较流行的Verilog,教材选用的是北京航空航天大学出版的《夏宇闻
VerilogHDL
数字系统设计教程》(第四版),这本书也是比较经典的一本教材,第四版是它的最新版本
苑同学
·
2018-08-04 13:22
FPGA
FPGA学习笔记
《夏宇闻Verilog HDL数字系统设计教程》(第四版)第一部分 Verilog数字设计基础 知识点总结——第六章
博主最近刚开始学习FPGA设计,选用的开发语言是目前比较流行的Verilog,教材选用的是北京航空航天大学出版的《夏宇闻
VerilogHDL
数字系统设计教程》(第四版),这本书也是比较经典的一本教材,第四版是它的最新版本
苑同学
·
2018-08-04 13:14
FPGA
FPGA学习笔记
FPGA
Verilog
HDL
夏宇闻
《夏宇闻Verilog HDL数字系统设计教程》(第四版)第一部分 Verilog数字设计基础 知识点总结——第五章
博主最近刚开始学习FPGA设计,选用的开发语言是目前比较流行的Verilog,教材选用的是北京航空航天大学出版的《夏宇闻
VerilogHDL
数字系统设计教程》(第四版),这本书也是比较经典的一本教材,第四版是它的最新版本
苑同学
·
2018-08-04 11:56
FPGA
FPGA学习笔记
FPGA
Verilog
HDL
夏宇闻
《夏宇闻Verilog HDL数字系统设计教程》(第四版)第一部分 Verilog数字设计基础 知识点总结——第四章
博主最近刚开始学习FPGA设计,选用的开发语言是目前比较流行的Verilog,教材选用的是北京航空航天大学出版的《夏宇闻
VerilogHDL
数字系统设计教程》(第四版),这本书也是比较经典的一本教材,第四版是它的最新版本
苑同学
·
2018-08-04 11:42
FPGA
FPGA学习笔记
《夏宇闻Verilog HDL数字系统设计教程》(第四版)第一部分 Verilog数字设计基础 知识点总结——第二、三章
博主最近刚开始学习FPGA设计,选用的开发语言是目前比较流行的Verilog,教材选用的是北京航空航天大学出版的《夏宇闻
VerilogHDL
数字系统设计教程》(第四版),这本书也是比较经典的一本教材,第四版是它的最新版本
苑同学
·
2018-08-04 11:32
FPGA
FPGA学习笔记
《夏宇闻Verilog HDL数字系统设计教程》(第四版)第一部分 Verilog数字设计基础 知识点总结——第一章
博主最近刚开始学习FPGA设计,选用的开发语言是目前比较流行的Verilog,教材选用的是北京航空航天大学出版的《夏宇闻
VerilogHDL
数字系统设计教程》(第四版),这本书也是比较经典的一本教材,第四版是它的最新版本
苑同学
·
2018-08-04 11:19
FPGA
FPGA学习笔记
模6计数器以及模10计数器(Verilog HDL语言设计)(Modelsim仿真与ISE综合)
目录前言模6计数器
VerilogHDL
语言描述测试文件仿真电路图RTLSchematicTechnologySchematic模10计数器
VerilogHDL
语言描述测试文件仿真波形RTLSchematicTechnologySchematic
李锐博恩
·
2018-08-01 21:31
Verilog
HDL专区
FPGA精选
Verilog模块语法
模块特点
VerilogHDL
程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块可以进行层次嵌套。
liudongdong19
·
2018-07-10 22:54
FPGA
FPGA数字信号处理(十九)Vivado CIC IP核实现
关于单级CIC滤波器、多级CIC滤波器的
VerilogHDL
设计以及Quartus中CICIP核的使用方法可以参考前面的文章。
FPGADesigner
·
2018-07-02 19:57
FPGA
数字信号处理
ISE中使用Notepad++的关联设置以及Notepad++的护眼设置(设置背景色)
一、ISE中使用Notepad++的关联设置由于Notepad++使用方便,兼容性好,故使用Notepad++进行编写
VerilogHDL
程序是一种明智的选择,且可以设置不同的主题,背景色,优待我们的双眼
李锐博恩
·
2018-06-02 21:33
软件教程类
读论文之《基于 FPGA 的并行全比较排序算法》
为什么介绍这种排序算法:最近在独立编写霍夫曼编码的
verilogHDL
设计程序,其中用到了排序模块,对一组数据进行排序,苦寻几天,最终找到了这个全新的适合硬件实现的排序算法,分享与此,以空间换时间的并行排序算法
李锐博恩
·
2018-05-27 20:56
算法类
【FPGA入门教程】(一)初识FPGA
FPGA(Field-ProgrammableGateArray,现场可编程门阵列),正如其名,FPGA内部有大量的可编程逻辑功能块,使用
verilogHDL
(硬件描述语言)实现设计。
Mculover666
·
2018-05-24 18:00
#
FPGA入门实战教程
FPGA开发
乘法器专题研究(内含所有类型乘法器)
乘法器的
verilogHDL
设计汇总1、移位相加乘法器的设计:其大致原理如下:从被乘数的最低位开始判断,若为1,则乘数左移i(i=0,1...
李锐博恩
·
2018-05-15 22:43
Verilog
HDL专区
常用的编译预处理命令
verilog预言中,为了和一般的语句相区别,这些预处理命令以符号"`"开头(位于主键盘左上角,注意这个符号不同于单引号‘)这些预处理命令的有效作用范围为定义命令之后到本文件结束或到其他命令替代该命令之处,
verilogHDL
dongdongnihao_
·
2018-04-19 17:17
FPGA
FPGA Verilog按键消抖
硬件:锆石A4开发板,AlteraEP4CE10F17C8语言:
VerilogHDL
原理:机械式按键大概有20ms的抖动,所以检测到按键变化后等20ms再判断一次,如果键值相同才视为有效;顶级模块按键切换
AeroYoung
·
2017-12-15 10:24
FPGA
Verilog学习笔记(五)
Verilog的结构化描述形式在
VerilogHDL
中可使用如下方式描述结构:1)内置门原语(在门级);2)开关级原语(在晶体管级);3)用户定义的原语(在门级);4)模块实例(创建层次结构)。
Qin_xian_shen
·
2017-11-07 21:38
Verilog学习笔记
Verilog基本语法——数据类型及常量集合
本文是Verilog学习笔记,参考于《XilinxFPGA开发实用教程》和夏宇闻老师的Verilog经典教程系列一、数据类型
VerilogHDL
中总共有19种数据类型,数据类型是用来表示数字电路硬件中的数据储存和传送原色的
Zach_z
·
2017-09-17 18:49
Verilog
通过RTL电路深入理解阻塞赋值和非阻塞赋值的区别
原文链接:http://blog.sina.com.cn/s/blog_6c7b6f030101hl9t.html稍微接触过
VerilogHDL
的都对阻塞与非阻塞赋值略知一二,也是我们经常强调的重点之一
August_cwj
·
2017-09-15 10:09
FPGA基础语法
阻塞赋值与非阻塞赋值的再分析
在
VerilogHDL
设计中,经常会遇到阻塞赋值与非阻塞赋值,这是学习逻辑设计时最基础的知识点。设计者经常会在书中看到一些建议:什么时候该用阻塞赋值,什么情况下使用非阻塞赋值。
田庚.Bing
·
2017-08-25 14:10
FPGA逻辑设计之设计方法
quartus怎么仿真?Quartus II调用modelsim无缝仿真详细图文教程
QuartusII是Altera公司的综合性PLD/FPGA开发软件,原理图、VHDL、
VerilogHDL
以及AHDL(AlteraHardware支持DescriptionLanguage)等多种设计输入形式
佚名
·
2017-07-17 11:22
ModelSim仿真实例教程
ModelSim是Mentor的子公司MedelTechnology的一个出色的
VerilogHDL
/VHDL混合仿真软件,它属于编译型仿真器(进行仿真前必须对HDL源码进行编译),方针速度快,功能强。
大佬带带我鸭
·
2017-06-07 08:23
仿真软件
ModelSim仿真实例教程
ModelSim是Mentor的子公司MedelTechnology的一个出色的
VerilogHDL
/VHDL混合仿真软件,它属于编译型仿真器(进行仿真前必须对HDL源码进行编译),方针速度快,功能强。
大佬带带我鸭
·
2017-06-07 08:23
仿真软件
一位资深工程师FPGA设计经验精华,吸收后你也能强大!
后来读研究生,工作陆陆续续也用过QuartusII,Foundation,ISE,Libero,并且学习了
verilogHDL
语言,学习的过程中也慢
usb_abc
·
2017-03-09 22:52
FPGA
Verilog HDL——移位运算符
##概述在
VerilogHDL
中有两种移位运算符。
proton_boke
·
2017-03-06 21:00
HDL语法
Verilog HDL语法总结
module是
VerilogHDL
基本概念,是以module开始,以endmodule结束的一段程序,其代表的是硬件电路上的各类逻辑实体。
knightwinder
·
2017-02-21 19:15
上一页
10
11
12
13
14
15
16
17
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他