xilinx原语

FPGA：XILINX FPGA产品线以及器件选型建议

本文将详细介绍Xilinx（现为AMD的一部分）当前的FPGA产品线及其主要特点，并提供器件选型的建议。以下内容基于XilinxFPGA的最新信息，涵盖产品系列、特性及选型指导。
InnoLink_1024·2025-05-13 22:48

手撕AXI-Full总线接口，实现AXI_Full Master接口

本文是基于XilinxAXI4IP实现AXI4_FULLMaster控制接口。AXI协议是基于突发传输的，意味着只需要告诉首地址以及突发大小等信息即可实现数据
modest_cat·2025-05-13 15:27

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （十二）Verilog程序设计举例 | 2023.11.6/星期一/天气晴

系列文章目录专栏系列文章：学习XilinxZYNQFPGA开发文章目录系列文章目录摘要一、设计思路二、创建Verilog源文件三、编写Verilog源程序或门模块my_or2.v半加器模块h_adder.v
杨肉师傅·2025-05-10 15:39

62_ZYNQ7020开发板_SD/QSPI实现Vivado的PL端程序和SDK程序同时运行

1)双击用vivado打开黑金7020自带的linux_base工程2)查看vivado顶层文件design_1_wrapper.v文件//Copyright1986-2017Xilinx,Inc.AllRightsReserved
一米八零的昊哥·2025-05-09 17:35

哈希函数中的海绵结构

海绵结构(SpongeConstruction)的基本思想：海绵结构是一种通用的密码学原语构造方式，它可以使用一个固定的置换函数(PermutationFunction)或变换函数(TransformationFunction
debug_running_Hu·2025-05-08 16:56

网络语言系列&go系列【仅供参考】：优化Go语言开发中的并发调度器

语言开发中的并发调度器优化Go语言开发中的并发调度器1.调整线程池大小2.使用工作窃取算法3.减少锁的使用4.避免goroutine的过度创建和销毁5.优化goroutine的调度策略6.选择合适的并发原语优化
坦笑&&life·2025-05-08 15:49

XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoC

XCZU19EG-2FFVC1760I属于ZynqUltraScale+MPSoCEG（EnhancedGeneral）系列，采用20nmFinFET+工艺制造，该型号的速度等级为-2（0.85VVCCINT）、工业级温度（-40℃至+100℃），典型应用核心频率为APU最高1.3GHz，RPU600MHz，GPU667MHz，片上SRAM大小为256KB，用于实时处理和系统管理集成四核ArmCo
XINVRY-FPGA·2025-05-08 05:17

iO（不可区分混淆）是Web3隐私的圣杯？

为了解决这个问题，研究人员正在探索一些密码学原语，如：不可区分混淆（iO）多方计算（MPC）以及全同态加密（FHE）。
mutourend·2025-05-06 22:12

FPGA原语使用方法

1.1FPGA原语使用方法1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA原语使用方法；5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2025-05-06 09:51

Xilinx原语使用指南

Xilinx原语使用指南【下载地址】Xilinx原语使用指南Xilinx原语使用指南本仓库提供了一个名为“Xilinx原语的使用方法.pdf”的资源文件，该文件详细介绍了XilinxFPGA设计中常用的原语使用方法项目地址
韦妮为·2025-05-06 09:50

原语的使用

1、什么是原语？？原语（primitive），是FPGA开发环境所提供的一系列逻辑功能单元。往往与FPGA芯片的厂家精密相连，不同厂家的原语往往不能通用。
一条九漏鱼·2025-05-06 09:49

UDS诊断协议栈学习系列3——认知提升篇（缩略语）当时只是道寻常

con：服务原语.确认（serviceprimitive.confirmation），用于客户端确认此服务或请求已发送完成；.ind：服务原语.指示（serviceprimitive.indication
ZeroOne电平浪客·2025-05-04 20:50

linux的信号量初识

信号量（Semaphore）作为经典的同步原语之一，在Linux系统中扮演着核心角色。本文将深入探讨Linux环境下POSIX信号量的概念、工作原理、API使用、示例代码、流程图及注意事项。
whoarethenext·2025-05-03 07:17

基于petalinux内核源码编写字符设备驱动

在驱动开发中，如果想要单独写驱动并在Xilinx平台上运行，该怎样操作呢
-又又-·2025-05-02 21:34

利用Python生成Xilinx FPGA ROM IP核 .coe初始化文件

以下是一个Python脚本，用于生成XilinxIPROM的.coe格式初始化文件，假设ROM深度为1024，数据位宽为32bit，使用随机的32位无符号数进行初始化：importrandom#定义ROM
InnoLink_1024·2025-05-02 18:43

[FPGA 官方 IP] Binary Counter

XilinxBinaryCounterIP(PG121)详细介绍概述XilinxBinaryCounterIP（二进制计数器IP）是AMDXilinx提供的LogiCORE™IP核，用于在FPGA中实现高性能
S＆Z3463·2025-05-02 12:09

上位机知识篇---时钟分频

降低功耗匹配外设需求时序约束多时钟域设计2.时钟分频的实现方式(1)硬件分频（计数器分频）偶数分频（50%占空比）实现方法波形示例奇数分频（非50%占空比）实现方法波形示例(2)锁相环（PLL）分频优点FPGA示例（XilinxPLL
Ronin-Lotus·2025-05-01 07:25

xilinx 芯片使用vivado导出pindelay文件——FPGA学习笔记24

1、创建一个空的工程2、在TCL命令窗输入link_design-partxc7a35tfgg484-2（芯片型号）回车3、输入write_csvxc7a35tfgg484-2(文件类型和文件名字)回车，导出文件在该目录下4、导出文件
无尽的苍穹·2025-04-30 12:56

本节课课堂总结

DStream转换DStream上的操作与RDD的类似，分为Transformations（转换）和OutputOperations（输出）两种，此外转换操作中还有一些比较特殊的原语，如：updateStateByKey
20231030966大数据四班—刘鑫田·2025-04-29 18:13

24小时FPGA数字时钟设计与实现

通过使用XilinxVivado2019.1工具和NEXYS4开发板，展示了从Verilog或VHDL代码编写到时钟逻辑在FPGA上的实现过程。
西域情歌·2025-04-29 14:13

[FPGA基础] AXIS篇

XilinxFPGAAXI4-Stream使用文档1.概述AXI4-Stream（AdvancedeXtensibleInterface4Stream）是ARM公司AMBA协议中的一种面向流式数据传输的协议
S＆Z3463·2025-04-27 20:05

VERILOG 代码加密

Xilinx软件Vivado可以对verilog或VHDL代码进行加密加密方式采用RSA加密方式！
S＆Z3463·2025-04-27 20:35

Xilinx FPGA HP/HR/HD BANK

7系FPGA只有HP和HRbank，UltraScaleFPGA有HPBank、HRBank和HDBankHP:HighPerformanceHR:HighRangeHD:HighDensityHPBank，应用于高性能也就是速度比较高的场景，比如DDR或者其它高速差分总线（不是gtx），由于速率比较高，Bank电压最高也只能到1.8VHRBank表示支持宽范围I/Ostandards，最高能够支
S＆Z3463·2025-04-27 20:35

Xilinx中shift_ram IP核使用注意事项

Xilinx中shift_ramIP核使用注意事项在工程中，使用了两个shift_ram的IP核，用于计算滑动平均值，但可能是由于数据位宽较大的原因，在使用过程中总是偶尔出现移位前后的数据不一致。
emperor_strange·2025-04-27 20:33

通用协程同步原语设计

本框架实现了一套协程同步原语来解决原生同步原语带来的阻塞问题，在协程同步原语之上实现更高层次的抽象——Channel用于协程之间的便捷通信，本文简单介绍一下如何设计。
故人帝梦·2025-04-27 19:30

C++ 同步原语

同步原语（SynchronizationPrimitives）是操作系统和编程语言提供的基本工具，用于在多线程或并发环境中协调线程（或进程）之间的执行顺序，管理共享资源的访问，以避免数据竞争（datarace
说码解字·2025-04-27 19:26

赛灵思 XCKU115-2FLVB2104I Xilinx Kintex UltraScale FPGA

XCKU115-2FLVB2104I是AMDXilinxKintexUltraScaleFPGA，基于20nm先进工艺，提供高达1451100个逻辑单元（LogicCells），77721600bit的片上
XINVRY-FPGA·2025-04-26 00:21

[Synth 8-439] module ‘xpm_fifo_async‘ not found

[Synth8-439]module‘xpm_fifo_async’notfoundxilinx的xpm系列原语在我们的日常开发中经常被使用到，他分为以下三类XPM_CDCXPM_FIFOXPM_MEMORY
FPGA开源工坊·2025-04-25 14:37

Zynq7020 制作boot.bin及烧录到开发板全流程解析

Zynq7020作为Xilinx推出的经典SoC芯片，其PS（ProcessingSystem）与PL（ProgrammableLogic）协同工作的特性使其在嵌入式开发中广泛应用。
芯作者·2025-04-24 20:03

华为仓颉编程语言基础概述 II

华为仓颉编程语言基础概述第六章：未来发展与技术深化6.1量子-经典混合编程框架仓颉语言计划在2.3版本引入量子计算原语，支持经典代码与量子线路的混合编程。
conkl·2025-04-24 10:25

双周报Vol.70: 运算符重载语义变化、String API 改动、IDE Markdown 格式支持优化...多项更新升级！

，原语法f!!(..)将触发警告运算符重载的语义从基于方法迁移到了基于trait，以后重载运算符需要通过给@moonbitlang/core/builtin中对应的trait添加impl的形式。
MoonBit月兔·2025-04-23 20:30

【FPGA开发】Vivado开发中的LUTRAM占用LUT资源吗

在XilinxFPGA架构中，部分LUT单元可以被配置为小型分布式RAM（也称为分布式存储器），这就是LUTRAM。
kanhao100·2025-04-23 12:00

探索高性能FPGA设计：XC7K325TFFG900原理图库资源推荐

探索高性能FPGA设计：XC7K325TFFG900原理图库资源推荐【下载地址】XC7K325TFFG900FPGA原理图库XC7K325TFFG900FPGA原理图库本仓库提供XilinxK7系列XC7K325T
翟俭妙·2025-04-23 12:30

选型宝典（一）AMD Xilinx 7系列FPGA选型指导

引言introductionXilinx7系列FPGA采用28nm工艺，是近年来Xilinx公司推出的一系列高性价比的、应用领域最广泛的可编程逻辑器件。
迪普微社区·2025-04-23 12:29

XCZU27DR‑2FFVE1156I Xilinx Zynq UltraScale+ RFSoC

一、概述XCZU27DR‑2FFVE1156I属于Zynq®UltraScale+™RFSoCGen2系列，采用TSMC16nmFinFET+工艺，SpeedGrade‑2，集成了ARM处理系统、可编程逻辑与高性能射频数据转换单元，为软件定义无线电、5G前端、测试测量等场景提供单芯片解决方案。二、处理系统(PS)应用处理器(APU)：4×Arm®Cortex‑A53MPCore™，NEONSIMD
XINVRY-FPGA·2025-04-23 12:28

赛灵思 XC7K325T-2FFG900I FPGA Xilinx Kintex‑7

XC7K325T-2FFG900I是XilinxKintex‑7系列中一款工业级(I)高性能FPGA，基于28nmHKMGHPL工艺制程，核心电压标称1.0V，I/O电压可在0.97V–1.03V之间灵活配置
XINVRY-FPGA·2025-04-23 11:57

基于PCIE X16总线架构的4路QSFP28 100G光纤通道适配器（可实现100%国产化）

该板卡采用Xilinx的高性能VirtexUltraScale+系列FPGAXCVU3P作为主处理器，板载2组独立的80位DDR4SDRAM超大容
北京青翼科技·2025-04-22 18:09

IntelliJ IDEA中的Java结构化并发调试技巧

IntelliJIDEA中的Java结构化并发调试技巧关键词：IntelliJIDEA、Java结构化并发、并发调试技巧、线程调试、异步编程、并发原语、调试工具链摘要：本文深入探讨如何利用IntelliJIDEA
Java大师兄学大数据AI应用开发·2025-04-21 13:17

xilinx fpga中pll与mmcm的区别

Xilinx中的PLL（锁相环）和MMCM（混合模式时钟管理器）都是用于时钟管理的关键组件，但它们之间存在一些显著的区别。
我是苹果，不是香蕉·2025-04-20 20:37

6-基于TMS320C6678、FPGA XC5VSX95T的6U CPCI 8路光纤信号处理卡

1、板卡概述本板卡由我公司自主研发，基于CPCI架构，符合CPCI2.0标准，采用两片TIDSPTMS320C6678芯片和Xilinx公司V5系列FPGAXC5VSX95T-1FF1136芯片。
Anin蓝天（北京太速科技-陈）·2025-04-19 09:12

高速数据处理核心板学习资料：175-基于TI DSP TMS320C6455、Xilinx V5 FPGA XC5VSX95T的高速数据处理核心板

一、板卡概述该DSP+FPGA高速信号采集处理板由我公司自主研发，包含一片TIDSPTMS320C6455和一片XilinxV5FPGAXC5VSX95T-1FF1136i。
hexiaoyan827·2025-04-19 08:11

XC5VSX50T-1FFG1136C AMD / Xilinx品牌 FPGA - 现场可编程门阵列

LCMXO2-4000HE-4MG132ILatticeXC5VLX110T-1FF1136IAMD/XilinxLFE5U-45F-8BG256ILatticeXC7K325T-1FBG900CAMD
Chen_YYan·2025-04-19 08:39

XCKU15P‑2FFVE1517I 赛灵思XilinxFPGA Kintex®UltraScale+

XCKU15P‑2FFVE1517I属于AMDKintex®UltraScale+™系列，基于FinFET节点打造，拥有1143K系统逻辑单元、1968DSP48E切片、70.6Mb片上存储、44×16.3Gb/sGTH+32×32.75Gb/sGTY高速收发器，以及668可编程I/O，封装为1517‑ballFCBGA，核心电压0.825–0.876V、工作温度–40°C～100°C，充分兼顾了
XINVRY-FPGA·2025-04-19 08:09

探索高端FPGA的世界：Xilinx Zynq UltraScale+ MPSOC核心板设计精粹

探索高端FPGA的世界：XilinxZynqUltraScale+MPSOC核心板设计精粹【下载地址】XilinxZynqUltraScaleMPSOCXCZU4EV核心板原理图黑金出品必是精品，这份原理图详细展示了
苗璋希Eldwin·2025-04-17 06:40

Golang | 并发编程之 singleflight

除了Goroutine协程、Channel通道、Atomic原语等特性，还在扩展包golang.org/x中提供了singleflight这一工具。
雨下一整晚real·2025-04-16 00:21

[实战] linux驱动框架与驱动开发实战

1.1Linux驱动的分类1.2Linux驱动的基本框架二、Linux驱动关键API详解2.1模块相关API2.2字符设备驱动API2.3内存管理API2.4中断处理API2.5PCI设备驱动API三、XilinxXDMA
jz_ddk·2025-04-15 23:44

第十章：文件操作

文件分类：文本文件（记事本打开能正常显示的文件）二进制文件（图片，可执行程序，压缩包）目录基本操作：Windows目录不区分大小写，Linus目录区分有关io操作的标准库标准库功能io为IO原语提供基本的接口
敲代码的香蕉·2025-04-15 06:31

Vitis: 使用自定义IP时 Makefile错误 导致编译报错

参考文章:【小梅哥FPGA】Vitis开发中自定义IP的Makefile路径问题解决方案VitisIDE自定义IPMakefile错误（arm-xilinx-eabi-gcc.exe:error:*.c
W以至千里·2025-04-14 16:52

ise verilog多模块编译_如何使用ISE高效开发Verilog项目（新手）

引言：关于ISE的问题库的使用说明从ISE里进入的方式是：Help→XilinxontheWeb→SupportandServices一、ISE常见问题很多同学表示从来没有用过这个帮助库，这个库是
weixin_39822923·2025-04-11 14:52

Xilinx系FPGA学习笔记（九）DDR3学习

系列文章目录文章目录系列文章目录前言DDR介绍DDR的IP核学习接口信号解析读写流程分析AXI前言这里暂时先只介绍一下IP核配置生成和一些接口信号的含义，后续还需要补很多知识点和实际测试应用DDR介绍DDR3已不是当今主流的DDR存储器，市场上的DDR4和DDR5也已经应用广泛。但是DDR3存储器作为RAM存储器家族发展历程中的一个重要里程碑。最早是SRAM，由六个晶体管构成，实现1位数据的存储早
贾saisai·2025-04-10 18:45
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他