xilinx原语

Xilinx FPGA资源解析与使用系列——Transceiver（九）TX buffer使用和旁路

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档XilinxFPGA资源解析与使用系列——Transceiver（九）TXbuffer使用和旁路TXbuffervs相位对齐电路TXBufferBypass
FPGA十年老鸟·2025-04-10 18:43

探索 Google Guava

它提供了大量的实用工具类，涵盖了集合、缓存、并发、字符串处理、I/O、原语支持、反射、事件总线等多个方面。
Aaron_945·2025-04-09 11:48

进程的唤醒原语与挂起原语

进程的唤醒原语如大家所了解的，当某个等待的事件已完成（如某个资源被释放），由完成该等待事件的进程调用唤醒原语，从而唤醒进程阻塞队里中等待该事件完成的阻塞进程。
了不起的码农·2025-04-09 10:42

XCVU5P-2FLVA2104E Xilinx FPGA 赛灵思 Virtex UltraScale+

Xilinx VirtexUlt
XINVRY-FPGA·2025-04-09 00:42

golang中并发sync和channel

只需在需要并发的函数前面添加关键字＂go"，但是如何处理go并发机制中不同goroutine之间的同步与通信，golang中提供了sync包和channel机制来解决这一问题．sync包提供了互斥锁这类的基本的同步原语
fjgui·2025-04-07 19:28

ngx_lua 模块

ngx_lua模块的原理：1、每个worker（工作进程）创建一个LuaVM，worker内所有协程共享VM；2、将NginxI/O原语封装后注入LuaVM，允许Lua代码直接访问；3、每个外部请求都由一个
dkih3093·2025-04-06 12:49

Go 并发模型—Goroutines

前言Goroutines是Go语言主要的并发原语。它看起来非常像线程，但是相比于线程它的创建和管理成本很低。
·2025-04-05 03:11

FPGA调试笔记

XILINXSSTL属性电平报错错误如下：[DRCBIVRU-1]BankIOstandardVrefutilization:Bank33containsportsthatuseareferencevoltage.InordertousesuchstandardsinabankthatisnotconfiguredtouseINTERNAL_VREF
热爱学习地派大星·2025-04-04 12:26

XCVM1302-1MLIVSVD1760 优势军工渠道 AMD / Xilinx品牌 SoC FPGA

XCVC1802-1MSIVIVA1596AMD/XilinxXCVM1502-2MLEVFVB1369AMD/XilinxXCVM1502-2MSIVFVB1369AMD/XilinxXCVM1302
Chen_YYan·2025-04-04 12:53

赛灵思 XCVU13P 介绍 Xilinx FPGA Virtex UltraScale+

赛灵思XCVU13PXilinxFPGAVirtexUltraScale+XCVU13P-2FHGB2104IXCVU13P-2FHGA2104IXCVU13P-2FHGB2104EXCVU13P是Xilinx
XINVRY-FPGA·2025-04-04 12:22

RFSOC27DR/47DR-8路ADC + 8路DAC PCIe3.0数据处理卡

规格：基于XilinxRFSOCZU27DR或ZU47DR8通道ADC采样8通道DACPCIE
FPGA_ADDA·2025-04-03 21:17

fpga如何约束走线_XDC约束技巧——时钟篇

本文摘自《Vivado使用误区与进阶》，作者为Xilinx工具与方法学应用专家AllyZhou。
weixin_39806808·2025-04-02 21:11

Xilinx ZYNQ FSBL解读：LoadBootImage()

篇首最近突发奇想，Xilinx的集成开发环境已经很好了，很多必要的代码都直接生成了，这给开发者带来了巨大便利的同时，也让人错过了很多代码的精彩，可能有很多人用了很多年了，都还无法清楚的理解其中过程。
jz_ddk·2025-04-02 13:17

XILINX ALTERA等FPGA ARINC 429源码IP的Verilog实现

FPGAARINC429源码IPFPGA源码IPVerilog源码支持XILINXALTERA等ID:345888689169702689芳草街沉静的凉果FPGAARINC429源码IP及其在XILINX
xhLwcuDPSG·2025-04-02 02:25

LangChain详述（4）——LCEL

本章目录如下：本篇摘要12.LangChain详述12.4LangChain表达式语言（LCEL）12.4.1LCEL概述1.LCEL概念及参考资料2.LCEL的优势3.LCEL适用场合12.4.2组合原语
龙焰智能·2025-04-01 20:13

Linux Kernel 6.14尝鲜

下面，我们就来看看Linux6.14内核都有哪些值得关注的改进01.游戏性能更上一层楼LinuxKernel6.14最令人兴奋的莫过于新集成的ntsync（NT同步）原语驱动，旨在优化Windows游戏通过
mosaicwang·2025-04-01 10:30

ZYNQ的cache原理与一致性操作

在XilinxZynqSoC中，Cache管理是确保处理器与外部设备（如FPGA逻辑、DMA控制器）之间数据一致性的关键。
指令集诗人·2025-03-31 05:36

【操作系统】多线程同步与互斥

（2）熟悉Linux进程同步原语。
Want595·2025-03-29 18:44

Go 并发控制：sync.Cond 详解

公众号首发地址：https://mp.weixin.qq.com/s/c1C2rv3nGCtnfm2n34K6VQ在Go中因为channel的存在，sync.Cond并发原语并不常用。
·2025-03-28 23:13

全国计算机二级wps office选择题题库第八套

1、当一个进程在运行过程中释放了系统资源后要调用A.阻塞进程原语B.创建进程原语C.撤销进程原语D.唤醒进程原语【正确答案】D【题目解析】进程借助创建原语实现创建一个新进程;阻塞进程原语用来使当前进程让出
灿啊～·2025-03-28 12:08

Python密码学：cryptography库

Python中的cryptography库是一个全面的包，为Python开发者提供了密码学原语和配方。它支持高级配方和常见密码学算法的低级接口。
零 度°·2025-03-24 13:46

【ZYNQ开发】使用xilfs库实现对于SD卡的读写

文章目录1Xiliffs库2BSP配置3文件IO操作4一些重要的细节5总体测试代码1Xiliffs库Xilinx的Xilffs库是一个用于嵌入式系统的FAT文件系统库。
辣个蓝人QEX·2025-03-24 08:31

Xilinx系ZYNQ学习笔记（二）ZYNQ入门及点亮LED灯

系列文章目录文章目录系列文章目录前言简单介绍简称xc7z020型号FPGAZYNQ实操通用IO点亮LED灯硬件逻辑基础前言简单入门一下ZYNQ是何种架构，如何编程，至于深入了解应该要分开深入学习Linux和FPGA简单介绍其基本架构都是在同一个硅片上集成FPGA和CPU，并通过高速、高带宽的互联架构连接起来。ARM的顺序控制、丰富外设，开源驱动、FPGA的并行运算、高速接口、灵活定制、数字之王的特
贾saisai·2025-03-23 17:50

【以太网RDMA网卡（DPU）技术--背景】

以太网RDMA网卡（DPU）技术--背景1背景1.1RDMA通信原语1.2RDMA_writedemo【博客首发于微信公众号《漫谈芯片与编程》，欢迎专注一下，多谢大家】RDMA（RemoteDirectMemoryAccess
中古传奇·2025-03-23 06:43

【以太网RDMA网卡功能分析和网卡架构】

以太网RDMA网卡功能分析和网卡架构【博客首发于微信公众号《漫谈芯片与编程》，欢迎专注一下，多谢大家】标准以太网卡只具备物理层串并转换、数据链路层以太网帧头封装和解析、DMA等功能，无法支持RDMA的通信原语和传输方式等
中古传奇·2025-03-23 06:41

Python编程：为什么使用同步原语

Python编程：为什么使用同步原语1.同步原语同步原语：计算机科学中用于实现进程或线程之间同步的机制。
林十一npc·2025-03-22 23:17

Vitis 2024.1 无法正常编译custom ip的bug（因为Makefile里的wildcard）

microblaze-xilinx-elf-gcc.exe:warning:(ildcard:linkerinputfileunusedbecauselinkingnotd
Αλήθεια·2025-03-21 03:31

【无标题】采集板设计

设计包含16片AD9680ADC和XilinxXC7V690FPGA的电路板需要解决高速数据接口、电源管理、时钟同步及PCB布局等关键挑战。
weixin_42366388·2025-03-16 21:46

set_clock_groups

命令参数与工具处理逻辑核心参数定义参数定义工具行为工具兼容性-asynchronous完全异步时钟组，无任何相位或频率关系（如独立晶振、不同时钟树）工具完全禁用组间路径的时序分析，但需用户自行处理跨时钟域（CDC）问题XilinxVivado
jh你好·2025-03-14 20:55

[Vivado] IP核学习之Block Memory Generator

具体参考Xilinx文档，pg058-blk-mem-genVersion8.4。一、BlockMemoryGenerator有什么用？
奕天者·2025-03-12 23:20

ZooKeeper学习总结（1）——ZooKeeper入门介绍

丰富Zookeeper的原语操作是很丰富的，可实现一些协调数据结构和协议。例如，分布式队列、分布式锁和一组同级别节点中的“领导者选举
一杯甜酒·2025-03-11 17:03

全面掌握C#多线程编程：核心机制、高级技巧与性能调优

在C#中，多线程编程的深度解析需要从底层机制、运行时行为、同步原语和最佳实践等多个维度展开。
Ro小陌·2025-03-11 09:35

操作系统试题二

A.系统调用B.中断C.库函数D.原语正确答案:A2.(单选题,2.0分)批处理系统的主要缺点是()A.系统吞吐量小B.CPU利用率不高C.资源利用率低D.无交互能力正确答案:D3.
minaMoonGirl·2025-03-09 20:23

服务端创建实战 - MCP协议（大模型上下文协议）快速入门

1.MCP服务器介绍服务器提供专门的上下文和功能，通过MCP原语公开资源、工具和提示，独立运行，具有明确的职责，通过客户端接口请求采样，必须遵守安全约
同学小张·2025-03-09 12:17

深入探究C++并发编程：信号 异步 原子

1.c++中的"信号"1.1std::condition_variable、wait与notify_onestd::condition_variable是C++11引入的线程同步原语，用于实现线程间的条件等待和通知机制
邪恶的贝利亚·2025-03-07 13:39

【vivado】debug相关时钟及其约束关系

一、前言在xilinxfpga的degug过程中，经常出现由于时钟不对而导致的观测波形失败，要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。
liuchj04·2025-03-07 05:01

【安路科技FPGA软件TangDynasty】避坑总结和心得

平心而论，安路科技的FPGA只能说够用，在速度越来越快资源越来越丰富的FPGA领域，真正干大活，还得是别家，甚至很多场景下只能用xilinx家或者altera的，哦不，是AMD和INTEL家的。
月薪不过亿·2025-03-04 12:47

【PCIE737】基于全高PCIe x8总线的KU115 FPGA高性能硬件加速卡

该板卡采用Xilinx的高性能KintexUltraScale系列FPGAXCKU115作为主处理器，板载4组独立的64位DDR4SDRAM超大容量数据缓存
北京青翼科技·2025-03-04 11:39

Xilinx FPGA用于QSFP模块调试的实战指南

本文还有配套的精品资源，点击获取简介：本项目旨在利用XilinxFPGA进行QSFP模块的调试，着重介绍接口设计、PHY层配置、逻辑控制、误码率测试和眼图分析等关键步骤。
不教书的塞涅卡·2025-03-03 16:45

QT C++ QtConcurrent::run 异步任务 简单例子

QtConcurrent命名空间提供了高级API，使得无需使用低级线程原语即可编写多线程程序。‌
测控系统集成·2025-02-27 09:27

Go 并发控制：sync.Map 详解

我们知道，Go中的map类型是非并发安全的，所以Go就在sync包中提供了map的并发原语sync.Map，允许并发操作，本文就带大家详细解读下sync.Map的原理。
·2025-02-26 09:38

Golang深度学习

以下是Go语言的一些关键背景和特性：并发编程Go语言内置了并发原语，如goroutines和channels，这使得并
老狼伙计·2025-02-26 06:32

71、Go语言全局初始化利器：sync.Once的深度解析与应用

1.sync.Once简介在Go语言中，sync.Once是一个同步原语，用于确保某个函数仅被执行一次。这对于初始化操作特别有用，例如全局变量的初始化，因为它们需要在程序启动
多多的编程笔记·2025-02-25 14:41

std::thread的同步机制

互斥锁（std::mutex）原理：互斥锁是一种最基本的同步原语，用于保护共享资源。同一时间只允许一个线程访问被互斥锁保护的代码段，其他线程必须等待该线程释放锁后才能继续访问。
li星野·2025-02-24 05:47

（14）FPGA与GPU区别

入门与提升课程介绍1）FPGA入门与提升文章目的是为了让想学FPGA的小伙伴快速入门以及能力提升；2）FPGA基础知识；3）VerilogHDL基本语法；4）FPGA入门实例；5）FPGA设计输入，包括代码输入、原语输入
宁静致远dream·2025-02-24 01:18

操作系统知识点5

中央处理单元可以共享且可以被抢占使用3.只能在内核态下运行的指令是关中断指令4.被零除不是中断而是异常5.对于函数open()，它属于文件操作类系统调用6.进程具有多种状态，操作系统改变进程状态主要是通过调用进程控制原语实现
落——枫·2025-02-23 20:46

petalinux-build ERROR

最近编译Xilinx的固件的时候报了一个错，看的我云里雾里，一度认为ubuntu的版本跟petalinux的版本不匹配，想要重新安装操作系统和编译环境，想想都头大。
Ret0·2025-02-21 12:06

大学实验课设无忧 ------ 基于FPGA动态数码管数字时钟

该设计基于XilinxFPGA开发板，使用VerilogHDL编写代码，适合初学者学习和参考。
FPGA猫·2025-02-21 02:00

Go 并发控制：semaphore 详解

今天我们来介绍一个Go官方库x提供的扩展并发原语semaphore，译为“信号量”。因为它就像一个信号一样控制多个goroutine之间协作。
·2025-02-20 13:10

Xilinx FPGA开发指南-7系列FPGA配置引脚定义（草稿）

目录配置引脚定义表配置引脚定义表配置引脚定义表引脚名称BANK类型方向描述CFGBVS0专用引脚Input配置组电压选择CFGBVS确定专用配置组0的I/O电压工作范围和电压容限，以及AMDSpartan™-7,AMDArtix™-7和AMDKintex™-7系列中银行14和15的多功能配置引脚。CFGBVS在所有7系列器件中始终为专用组0选择工作电压。CFGBVS只在配置时选择多功能配置组14和
RunningCamel·2025-02-17 12:05
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他