xilinx原语

FPGA工程师成长路线（持续更新ing，欢迎补充）

时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元（DLL、PLL、DSP）内嵌专用硬核（专用乘法器、SERDES等）（3）FPGA开发流程（4）FPGA产业现状国外三巨头占领全球90%的市场，分别是Xilinx
白开水不甜·2024-08-25 03:05

深入理解 Go 语言原子内存操作

原子内存操作提供了实现其他同步原语所需的低级基础。一般来说，你可以用互斥体和通道替换并发算法的所有原子操作。然而，它们是有趣且有时令人困惑的结构，应该深入了解它们是如何工作的。
Mindfulness code·2024-08-23 07:04

网络协议实践（下）-应用层网络协议栈的典型架构

网络协议实践（下）-应用层网络协议栈的典型架构架构分层设计思路服务原语实体管理服务端/客户端实体节点协议连接管理帧处理协议实体功能OAM小结参考架构分层上一篇，我们分析了协议构成之后，其实协议栈的典型架构已经呼之欲出了
amuro_ray027·2024-08-22 19:51

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。
北纬二六·2024-03-11 22:10

python实现公钥加密算法进行加解密和数字签名

这个库提供了一系列密码学工具和原语。首先，确保你安装了cryptography库。
终将老去的穷苦程序员·2024-02-23 07:54

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

GeorgeWang–XilinxDSPSpecialist1VivadoHLS简介XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

前言在进行数字信号处理的时候，计算是必不可少的，通常情况下，能够不用乘法器和除法器就不用乘除法器，可以采用移位和加减法的方式来完成计算。但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。若直接在verilog代码中使用了乘法或者除法，其实最终对应到电路中，要么是采用大量的blockram来实现，要么是占用DSP资源。这种情
black_pigeon·2024-02-20 21:27

xilinx除法器的使用

平台：Vivado2018.3.芯片：xcku115-flva1517-2-i(active)最近学习使用了xilinx除法器，在使用过程中出现了很多次除法器的结果和我预计的结果不一致，特此记录学习一下
爱漂流的易子·2024-02-20 21:55

硬件加速OpenCV的图像处理方法研究

摘要：研究了一种基于VivadoHLS加速OpenCV程序的方法，其核心是利用Xilinx高层次综合工具VivadoHLS，将C++编写的OpenCV程序按照VivadoHLS处理规范进行修改，进而将代码转换为硬件描述语言
Jason_儿·2024-02-20 13:55

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

Vivado对整个工程的时序进行分析时，只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

svg 基础（十一）滤镜通用属性、in属性

用于定义一个滤镜效果的输出名字，以便将其用作另一个滤镜效果的输入in指定滤镜效果的输入源，可以是某个滤镜到导出的result，也可以是特定的值（如下）in属性的6个值取值说明SourceGraphic表示图形元素自身将作为原语的原始输入
无心使然云中漫步·2024-02-20 09:25

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827·2024-02-20 08:53

[sqlserver]在count(*)末尾增加单位（sql语句中的类型转换函数convert()）

背景：在查询登录总数后面增加“人次”解决：使用convert()函数转换为varchar类型即可原语句：selectcount(*)登录次数fromlogin更改后：selectconvert(varchar
ziziju·2024-02-20 06:19

ZooKeeper原理应用

ZooKeeper的设计目标是将那些复杂且容易出错的分布式一致性服务封装起来，构成一个高效可靠的原语集，并以一系列简单易用的接口提供给用户使用。
学编程的小屁孩·2024-02-20 05:33

Vivado合成中的UltraRAM推断

Vivado合成中的UltraRAM推断UltraRAM原语概述UltraRAM是AMD的UltraScale+设备中提供的一种新的专用内存基元。这是一个大型存储器，设计用于级联非常大的RAM块。
cckkppll·2024-02-19 21:50

平时积累的FPGA知识点（9）

解释：Xilinx公司的ZynqUltraScale+RFSoC系列芯片进行项目开发，在某些芯片型号中，自身带有SD-FEC硬核资源，具体查询方式，可在Xilinx官方网站检索DS889手册。
徐丹FPGA之路·2024-02-19 19:05

Go-同步原语与锁（二）WaitGroup、Once与Cond

本文将讲解一下Go语言中的同步原语与锁。会阐述几种常见的锁，剖析其流程，然后针对每种同步原语举几个例子。由于文章比较长，为方便阅读，将这部分拆解为两部分。
链人成长chainerup·2024-02-19 16:58

Xilinx fpga实现LVDS高速ADC接口

LVDS即Low-VoltageDifferentialSignaling。FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES，IDDR，IDELAY，OSERDES，ODDR这种资源在FPGA的IOB中多得是（每个IO都对应有，最后具体介绍），根本不担心使用。最近刚在
Hack电子·2024-02-19 13:05

LVDS高速ADC接口， xilinx FPGA实现

LVDS即Low-VoltageDifferentialSignaling。FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES，IDDR，IDELAY，OSERDES，ODDR这种资源在FPGA的IOB中多得是（每个IO都对应有，最后具体介绍），根本不担心使用。最近刚在
Hack电子·2024-02-19 13:05

FPGA之移位寄存器

32位移位寄存器调用原语：SRLC32E#（.INIT(32h0000000
行者..................·2024-02-19 10:12

APUE第7章 进程环境

7.1引言image.png将介绍进程控制原语，在此之前需先了解进程的环境。
MachinePlay·2024-02-14 19:39

2022-05-06_JavaLockSupport示例互斥锁学习笔记

20220506_JavaLockSupport示例互斥锁学习笔记.md1概述1.1LockSupportLockSupport用来创建锁和其他同步类的基本线程阻塞原语。
kikop·2024-02-14 07:33

AMD FPGA设计优化宝典笔记（3）控制集

controlset：因为7系列FPGA，一个slice只能有一种控制集（触发器的使用方式比如有复位/有时钟使能等等），多了就会分布到不同的slice里，所以代码尽量统一触发器的控制集使用方式，不要超限制（xilinx
徐丹FPGA之路·2024-02-14 07:36

进程间通信IPC，管道、共享内存、消息队列、信号量原理介绍

目录前言知识点SystemVIPC机制POSIX标准操作系统的原语同步机制互斥锁读写锁条件变量信号量原子性与互斥性半双工通信机制全双工通信机制内存级文件ftok（）介绍用例：为什么是什么管道命令mknodmkfifo
light.849·2024-02-13 22:03

Zookeeper学习系列【二】Zookeeper 集群章节之集群搭建

数据模型+原语集+Watches机制。本章内容主要讲的是集群搭建相关的知识。
Richard_易·2024-02-13 04:20

【QT+QGIS跨平台编译】之三十四：【Pixman+Qt跨平台编译】（一套代码、一套框架，跨平台编译）

Pixman的主要特点包括：1.低级别图形原语：Pixman提供了一系列低级别的图形原语，如像素操作、图像合成、图像变换等，使得开发人员可以创
翰墨之道·2024-02-13 02:56

Go高级并发模式

Go以其内置的并发原语而闻名，理解这些模式可以帮助我们编写更高效、可扩展的应用程序。1.基础Goroutinegorouti
俞凡 DeepNoMind·2024-02-12 21:12

XDMA driver安装失败

我下载了https://www.xilinx.com/support/answers/65444.html的驱动，也将系统设置成了测试模式的，但是驱动还是安装失败。解决办法：需要更换之前版本的驱动。
jjzw1990·2024-02-12 16:09

Xilinx Vivado复数乘法器Complex Multiplier IP核调用及其仿真

ComplexMultiplierIP核的使用，尤其是输出数据的截位到底怎么弄，我感觉官方文档PG104写的不清楚。我个人在网上也没找到好的讲解文章，就自己琢磨了下，然后写成文档记录在此，方便将来也有疑问的同学。目录一、如下是我的仿真代码：二、testbench中的IP设置如下：三、几个关键点的理解如下：1、当IP输出位宽为默认的最大值25时，此时IP没有截位。如仿真例子中第一种方法：2、当IP输
jjzw1990·2024-02-12 16:09

在Modelsim中添加Vivado仿真库

说明：本文是在参考《在Modelsim中添加Xilinx仿真库》的基础上，经过反复试验才取得成功的！
jjzw1990·2024-02-12 16:08

Vitis AI 集成

IApacheTVM中文站VitisAI是用在Xilinx平台（包括边缘设备和Alveo卡）上进行硬件加速AI推理的Xilinx开发堆栈。它由优化的IP、工具、库、模型和示例设计组成。
·2024-02-12 12:42

【Vivado】添加License后仍提示无法生成bitstream的解决办法

参考链接https://support.xilinx.com/s/article/57264?
wjh776a68·2024-02-12 11:27

【Vitis/Vivado】在一台PC上同时调试多块FPGA开发板的方法

参考文献https://support.xilinx.com/s/article/75316?
wjh776a68·2024-02-12 11:27

Go高级并发模式

Go以其内置的并发原语而闻名，理解这些模式可以帮助我们编写更高效、可扩展的应用程序。1.基础Goroutinegorouti
·2024-02-12 10:34

Vitis AI 集成

IApacheTVM中文站**VitisAI**是用在Xilinx平台（包括边缘设备和Alveo卡）上进行硬件加速AI推理的Xilinx开发堆栈。它由优化的IP、工具、库、模型和示例设计组成。
HyperAI超神经·2024-02-10 08:33

上位机建立TCP/IP连接：Matlab实现

Python实现的参考：XilinxZYNQ+TCP通信+Python上位机实现实时视频传输系统-知乎(zhihu.com)GitHub-yg99992/Image_transfer_open_source
NoNoUnknow·2024-02-09 20:59

xilinx vivado 工具使用常见报错(持续更新)

工具平台:xilinxvivado2022.2芯片平台：MPSOC操作系统：WIN110.vivado从2020版本开始不再支持WIN7系统(xilinxvivado2019.2后不再支持WIN7)1.
zidan1412·2024-02-09 19:07

【屠疆】第二章 伤痛（2）

上原语气严厉，“要是只想着偷懒，我劝你还是趁早滚蛋！”倘若此事发生在几日前，邯羽兴许就直接怼回去了。然而他今日不在状态，看着那浑身是血的将军竟连一句反驳
西西惟亚·2024-02-09 17:47

使用HLS FFT报错： undefined reference to‘xilinx_ip_xfft_v9_1_*‘问题解决方法

/Vitis_HLS/hls_fft.h:670:undefinedreferenceto'xilinx_ip_xfft_v9_1_create_state'..
凳子花❀·2024-02-09 16:07

【Linux】POSIX信号量&基于环形队列的生产消费模型

信号量的操作一定要是原子的而事实和我们的推理结论是一致的，信号量的自增和自减都是原子的操作其中信号量自减的操作就表示申请资源，也叫做P操作；信号量自增的操作就表示释放资源，也叫做V操作信号量的核心操作也就是：PV原语如果信号量的值为
凌云志.·2024-02-09 15:54

MapReduce笔记

原语：•“相同”的key为一组，调用一次reduce方法，方法内迭代这一组数据进行计算。
南宫萧言·2024-02-09 14:13

信号量机制（PV操作）

信号量机制处理互斥关系：PV操作可以有效地实现对临界区的管理设置一个公共信号量s，同时提供两个基于该信号量上的原语操作：P（s）、V（s）代码实现过程：P(s)//检测锁状态并上锁{s--;if(s<0
在猴站学算法·2024-02-08 20:14

Xilinx FPGA——在线升级

三、ICAP原语跳转
仲南音·2024-02-08 15:45

java性能调优权威指南_《Java性能权威指南》笔记----Java性能调优工具

空闲可能的原因：1、应用被同步原语阻塞、等待锁释放2、应用等待某些东西，例如：查询数据库并等待返回结果3、应用的确无所事事运行队列(r)：所有正在运行和就绪状态(一旦有可用cpu就可以运行)的线程数。
这样哈·2024-02-08 05:53

【Xilinx UG 学习】Microblaze

ug984>Microblaze最大主频
hcoolabc·2024-02-08 03:31
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他