xilinx原语

【FPGA/verilog -入门学习9】verilog基于查找表的8位格雷码转换

简单说，就是一个预先存储好结果的数据表通过访问这张预先存储好结果的数据表，可以快速的获取不同输入的输出结果查找表可以免去运算的过程，尤其对于复杂的运算更是可以大大减少运算开销和运行时间2，怎么使用1，Xilinx
王者时代·2023-12-16 23:25

linux--fork()详解

fork()参考链接：链接进程控制原语包括：进程的建立、进程的撤销、进程的等待和进程的唤醒。
Artisan_w·2023-12-16 21:19

뵈요VS봬요,一个原语民会输给初级学习者的问题

无论哪个语言，原语民最初的学习方式、最大量的接触都是听。뵈和봬在现代韩国语中，绝大部分人都发成[붸]。[ㅚ]和[ㅙ
越越韩语老师·2023-12-16 16:51

【 TES720D】基于国内某厂商的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、SP
北京青翼科技·2023-12-16 16:33

verilog高级语法-原语-ibuf-obuf-LUT

概述：原语直接操作FPGA的资源，对FPGA的结构更加清晰，使用原语之前需要对FPGA的资源进行了解，本节为初识原语学习内容1.输入缓冲原语IBUF2.输出缓冲原语OBUF3.查找表原语LUT1.IBUF
q511951451·2023-12-16 15:20

verilog语法进阶-分布式ram原语

概述官方提供的原语RAM16X1S_1#(.INIT(16'h0000)//InitialcontentsofRAM)RAM16X1S_1_inst(.O(O),//RAMoutput.A0(A0),/
q511951451·2023-12-16 13:46

verilog进阶语法-触发器原语

概述:xilinx设计的触发器提供了多种配置方式，方便设计最简触发器，同步复位触发器，异步复位触发器，同步时钟使能触发器，异步时钟使能触发器。输出又分为同步复位和置位，异步清零和预置位。
q511951451·2023-12-16 13:45

verilog语法进阶，时钟原语

moduleprimitive1(inputclk,inputa,outputregy);always@(posedgeclk)y<=a;endmoduleverilog原语代码moduleprimitive1
q511951451·2023-12-16 13:45

verilog语法进阶-移位寄存器原语-单输入单输出

概述verilogc代码moduleprimitive1(inputclk,//systemclock50Mhzonboardinputrst_n,//systemrst,lowactiveinputa,outputy1,//outputsignaloutputy//outputsignal);SRLC16_1#(.INIT(16'h0000)//InitialValueofShiftRegist
q511951451·2023-12-16 13:40

Orange Comet利用Sui Kiosk进行游戏道具和知识产权保护

利用Sui的Kiosk原语不仅让OrangeComet向AMC保证其资产安全，而且为即将推出的《行尸走肉大陆》游戏打开了无限的可能性。
Sui_Network·2023-12-16 01:47

基于FPGA的视频接口之高速IO

简介相对于其他视频接口来说，高速IO接口（以Xilinx公司为例，spartan6系列的GTP、Artix7系列的GTP，KENTEX7系列的GTX和GTH等）具有简化设计、充分利用FPGA资源、降低设计成本等功能
Eidolon_li·2023-12-16 00:59

python多进程编程

信号量是一种同步原语，用于控制同时访问共享资源的进程或线程数量。它可以帮助避免竞争条件和死锁等问题。在multiprocessing模块中，Semaphore类是通过计数器实现的。
不负长风·2023-12-15 19:23

04进程原语-学习笔记

Process进程原语进程原语，linux操作系统提供的用于进程开发的一系列函数接口process_apifork叉子共有三代fork第一代，完全拷贝第二代，只完成子进程创建和PCB拷贝第三代，读时共享
Eula-L·2023-12-15 15:45

[common c/c++] 为什么使用 semaphore 的生产者消费者模型需要两个信号量

正文：信号量没有触及上限则阻塞post的原语，同时信号量除了系统限制的信号量最大值之外并没有接口可以用来设置上限。
ykun089·2023-12-15 13:57

信号量机制及信号量实现进程同步、互斥、前驱关系

用户进程可以通过使用操作系统提供的一对原语来对信号量进行操作，从而很方便
余生有烟火·2023-12-15 12:49

进程控制与原语

一、进程的五种状态在操作系统中，一个进程可以经历五种基本状态，这被称为进程的五种基本状态模型。这包括：创建状态（Create/New）：进程刚刚被创建，但还未被执行。在这个状态下，操作系统正在为进程分配资源，设置进程的初始状态，并进行初始化工作。就绪状态（Ready）：进程已经准备好运行，但还没有被调度执行。在这个状态下，进程等待分配到CPU时间，一旦获得CPU，它将进入运行状态。运行状态（Run
余生有烟火·2023-12-15 12:19

Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录

一、现象最近使用赛灵思的FPGA设计项目时，出现时序约束失效问题。点进去发现如下：一个始终约束没有生效，有多处报错。二、原因出现这个问题的原因是，建立时间不满足。时序违例的主要原因是建立时间和保持时间不满足要求，那么什么情况下会出现建立时间和保持时间不满足要求呢？建立时间不满足要求通常是因为组合逻辑处理时间太长！保持时间不满足要求通常是因为组合逻辑处理时间太短！建立时间和保持时间都不满足往往出现在
仲南音·2023-12-14 22:21

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

前言XILINX/AMD是大家常用的FPGA，但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning，(大家是不是发现程序越大warning越多？)
神仙约架·2023-12-14 22:44

Xilinx原语详解——IBUFDS & OBUFDS

  在使用FPGA时，往往会用到一些差分信号，比如HDMI接口，LVDS接口的ADC、显示器等等设备，而FPGA内部往往只会使用单端信号，就需要完成单端信号和差分信号的相互转换，xilinx提供了两个原语对所有
电路_fpga·2023-12-14 13:25

【XILINX】ISE chipscope出现错误 Can‘t load jre bin client jvm.dll

问题ISEchipscope出现错误Can'tloadjrebinclientjvm.dllC:\Xilinx\14.7\ISE_DS\ISE\bin\ntC:\Xilinx\14.7\ISE_DS\.
神仙约架·2023-12-06 19:55

K7系列FPGA多重启动(Multiboot)

  Xilinx家的FPGA支持多重启动功能（Multiboot），即可以从多个bin文件中进行选择性加载，从而实现对系统的动态更新，或系统功能的动态调整。  
今朝无言·2023-12-06 14:56

xilinx系列FPGA基于VIVADO的pin delay列表生成说明

目录1概述2示例平台3操作说明4注意事项xilinx系列FPGA基于VIVADO的pindelay列表生成说明1概述本文用于讲诉xilinx系列FPGA基于VIVADO的pindelay列表生成说明，以及一些注意事项
风中月隐·2023-12-06 08:44

Vivado对应Matlab版本,vivado安装System Generator不支持新版Matlab怎么办？

按照Xilinx的作风，Vivado只支持最近两年3个版本的Matlab，当前最新版vivado2018.3只支持2017a,2017b,2018a，连matlab2018b都不支持SystemGenerator
大福mk~~~·2023-12-06 02:09

linux vivado windows,vivado2017.2 license 下载

vivado2017.2是一款Xilinx开发的功能强大的产品加工分析软件，在专业化的产品加工方面，提高产品上市的时间决定于加工的流程设计以及优化的设计方案，定制一套专业的加工流程是每一个厂家以及设计师都需要面对的问题
如果有片海·2023-12-06 02:08

【risc-v】易灵思efinix FPGA riscv嵌入式软件源码分享

本系列会覆盖以下FPGA厂商易灵思efinix赛灵思xilinx阿尔特拉Altera本文内容隶属于【易灵思efinix】系列。
神仙约架·2023-12-05 23:59

基于ZYNQ 的多轴运动控制平台关键技术研发-总体架构设计(一）

基于多轴运动控制平台的实时通信和同步控制需求，采用XilinxZynq7020SoC作为核心处理器，设计了双核SoC多轴运动控制平台的总体架构。
深圳信迈科技DSP+ARM+FPGA·2023-12-05 23:16

赛灵思 Xilinx Vivado 时序收敛技巧之总体脉冲宽度时序裕量违例 (TPWS) 第 1 部分

欢迎阅读Vivado时序收敛技巧系列博客。在本系列中，我们将介绍可归类为脉冲宽度违例(PulseWidthViolation)的多种类型的时序违例。本文将主要介绍“最大偏差违例”相关内容。有多种类型的时序违例可归类为脉冲宽度违例。最大偏差违例（本文详解之重点）最小周期违例（详见此处）。最大周期违例低脉冲宽度违例高脉冲宽度违例如需了解脉冲宽度违例的详情，请参阅“时序汇总报告(ReportTiming
芯语芯愿·2023-12-05 21:56

Vivado时序收敛技术（一） Baseline基础理论

本文整理自Xilinx公开课：Vivado时序收敛技术。有些知识在公开课中讲的并不是很细，因此我又对齐进行了整理，分为了几篇文章。
yundanfengqing_nuc·2023-12-05 21:56

Vivado时序约束（转载）

Vivado时序约束本文主要介绍如何在Vivado设计套件中进行时序约束，原文出自Xilinx中文社区。
wangyanchao151·2023-12-05 21:55

VIVADO时序约束之时序例外(set_multicycle_path)

如果路径起点和终点的控制电路允许，Xilinx建议您使用多周期路径约束来放宽设置要求。根据您的意图，保留要求可能仍然保持原始关系。这有助
Abel……·2023-12-05 21:53

深度解析sync WaitGroup源码及其实现原理

WaitGroup也是sync包下一份子，用来解决任务编排的一个并发原语。它主要解决了并发-等待问题：比如现
迈莫coding·2023-12-05 13:32

xilinx usb下载器 速度高速极限设置 JTAG-SMT2 JTAG-HS2 JTAG-HS3和Platform Cable USB DLC9 DLC10速度测试

xilinxusb下载器下载速度极限设置以及高速JTAG-SMT2(HS1HS2HS3)和DLC9DLC10速度测试对于一款xilinx的下载器，研发和烧录以及boss都最关心下载速度的极限值。
rui22·2023-12-05 09:46

Xilinx下载器platform cable usb DLC10在ISE和vivado驱动安装方法

赛灵下载器思驱动安装方法XILINXUSB下载器驱动的安装Xilinx下载器驱动常见安装方法使用下载器如下图：安装xilinx软件后，正常插上就会自动安装驱动。
rui22·2023-12-05 09:46

XILINX ISE ISE14.7在win10 win8中闪退 无法打开的解决办法

XILINXISE在win10win8中闪退解决办法ISE是Xilinx推出的一款经典的硬件设计软件。
rui22·2023-12-05 09:15

xilinx altera lattice uart 四合一 下载器MTC2 JTAG HS3 USB BLASTER HW-USBN-2B 使用说明教程

xilinxalteralatticeuart四合一仿真器/下载器：MTC2PLUSMTC2PLUS跨平台多功能仿真器/下载器，每种下载器都支持标准全信号接口。
rui22·2023-12-05 09:15

【C语言】sem_timedwait

sem_timedwait是POSIX（便携式操作系统接口）标准定义的一个同步原语，用于线程或进程同步中的信号量操作。
一尘之中·2023-12-04 23:18

【【水 MicroBlaze 最后的介绍和使用】】

最后的介绍和使用我对MicroBlaze已经有了一个普遍的理解了现在我将看的两个一个是AXI4接口的DDR读写实验还有一个是AXIDMA环路实验虽然是水文但是也许能从中得到一些收获第一个是AXIDDR读写实验Xilinx
ZxsLoves·2023-12-04 19:21

fpga-mif文件生成

其中*.hex和*.mif格式是用于altera的rom，*.hex和*.coe格式用于xilinx的rom在使用fpga查表法时是rom文件调用的典型应用，在此以*.mif格式文件为例说明其生成方法，
ethanismyname·2023-12-04 15:14

fpga rom 初始化文件的一些心得

目录可能遇到的问题问题解决方案rom的初始化用途文件类型如何生成初始化文件示例AlteraXilinx可能遇到的问题问题alteraFPGA的rom找不到初始化文件，编译过程会提示类似的问题Error(
神仙约架·2023-12-04 15:43

MySQL库与表的备份

还原语法scource数据库文件路径例sourceD:/mysql-5.7.22/mytest.sql;这次是在mysql下表的备份备份语法mysqldump-u
Lonely丶墨轩·2023-12-04 11:14

【开发工具】分享一下我PC上装的FPGA工程师开发工具

目录前言1.Xilinx2.Altera3.Efinix4.Lattice二、仿真工具三、科研工具四、辅助工具1.硬件开发2.软件开发3.效率工具总结有喜欢FPGA开发的同学可以关注我一下，这里会经常分享一些
神仙约架·2023-12-04 06:48

【risc-v】易灵思efinix FPGA sapphire_soc IP配置参数分享

本系列会覆盖以下FPGA厂商易灵思efinix赛灵思xilinx阿尔特拉Altera本文内容隶属于【易灵思efinix】系列。
神仙约架·2023-12-04 06:48

【BUG】ERROR Place 1115 Unroutable Placement

项目场景：使用XilinxFPGA时遇到下面的这个问题ERROR:Place:1115-UnroutablePlacement!
神仙约架·2023-12-04 06:48

【risc-v】易灵思efinix FPGA riscv 时钟配置的一些总结

本系列会覆盖以下FPGA厂商易灵思efinix赛灵思xilinx阿尔特拉Altera本文内容隶属于【易灵思efinix】系列。文章目录系列文章目录前言一、pandas是什么？
神仙约架·2023-12-04 06:44

读《发现语文》

感悟三：还原语文。吴老师说：教师在
梧桐更兼细雨123·2023-12-04 01:27

xilinx原语及bank简介

在此之前我对原语的理解就跟IP核一样，只是更直接的调用底层组件，事实也确实如此，也没有使用过原语，全部通过IP手册然后调用相关IP即可，比如锁相环，FIFO，FIR，FFT，ROM，RAM这些常用IP。
BinaryStarXin·2023-12-03 11:46

OpenCASCADE：Foundation Classes之数学原语和算法 编程

OpenCASCADE：FoundationClasses之数学原语和算法编程OpenCASCADE是一个用于CAD和3D建模的开源几何计算库。
后端架构魔术师·2023-12-02 20:40

GoWin FPGA--- startup2

clockClickTools\IPCoreGenerator\rPLL,andopentheconfigurefile原语forClock双击选项，生产对应的代码，Copy到制定的地点。
Kent Gu·2023-12-02 09:25

【解决win10 64位系统下ISE14.7闪退问题】

【解决win1064位系统下ISE14.7闪退问题】在FPGA开发中，使用XilinxISE设计工具可以快速进行开发。但是在使用win1064位系统下的ISE14.7版本时，可能会遇到闪退的问题。
星光璀抱·2023-12-02 01:19

Android AIDL通信开发及遇到的问题

尽管如此，进程需要将其对象分解成操作系统能够识别的原语，并将对象编组成跨越边界的对象。AIDL支持的数据类型Java的基本数据类型List和Map元素必
孙科技·2023-12-01 19:57
上一页 5 6 7 8 9 10 11 12 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他