E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
xilinx
串口接收模块 5倍速率采样
timescale1ns/1ps//Company://Engineer:////CreateDate:18:27:3705/06/2015//DesignName:uartRxDemo//ModuleName:E:/
Xilinx
sun shang chao
·
2020-08-21 08:25
FPGA
台积电已经生产出10亿颗没有缺陷的7nm芯片
资料显示，台积电7nm的第一批产品包括比特大陆的矿机芯片、
Xilinx
（赛灵思）的FPGA芯片、苹果A12、华为麒麟980等。如果将这些芯片平铺开来的话，10亿颗7nm芯片相当于可铺满13个
科技美学
·
2020-08-21 00:00
Xilinx
AXI4总线概述
1ZYNQ-7000与AXI1.1AXI总线概述1.1.1三种类型ZYNQ支持AXI4-Lite，AXI4和AXI4-Stream三种AXI（AdvancedeXtensibleInterface）总线协议。AXI4：主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输。AXI4-Lite：是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。AXI4-Stre
dwp1147170607
·
2020-08-20 17:18
Xilinx
嵌入式设计相关
工程师看FPGA的前世今生1
Altera
Xilinx
LatticeCPLDFPGA细颗粒查找表结构分段式路由布线结构AlteraFPGA粗颗粒结构，嵌入式存储器，长联线结构.在这个论坛里，看到多数朋友在讨论技术问题。
embed98123
·
2020-08-20 11:33
简易频谱分析仪
简易频谱分析仪[2005年电子大赛二等奖]文章来源：凌阳科技教育推广中心作者：国防科技大学李楠刘亮李俊发布时间：2006-8-2912:14:43摘要：本设计以凌阳16位单片机SPCE061A为核心控制器件，配合
Xilinx
Virtex-IIFPGA
zhanghefu
·
2020-08-20 02:09
ZCU106 VCU Linux驱动转裸机驱动篇（三）
ZCU106VCULinux驱动转裸机前言之前感觉都是在做应用层的分析，今天来个驱动层面的吧开始前两篇都是应用层分析，今天分析驱动层面的，首先加载开机打印项[7.488846]
xilinx
-vcu-corea0140000
Donce Jiang
·
2020-08-20 02:52
VCU
ARM
zynq
嵌入式
arm
Zynq VCU 实时转码测试
ZynqVCU实时转码Demo性能测试准备视频源：petalinux.
xilinx
.com/sswreleases/video-files视频帧率转换工具：fmpeg帧率转化命令行：r后面是输出的帧率ffmpeg.exe-i
Donce Jiang
·
2020-08-20 02:52
ARM
zynq
赛灵思
xilinx
平台drm分析
不管什么设备输出，使用drm框架，都要做几个步骤：fb、crtc、plane、encoder和connector初始化；以
xilinx
异构平台设计在FPGA端的HDMI为例，跟读代码分析：1.HDMI驱动模块这里涉及到就是
夕阳-鼬
·
2020-08-20 01:39
drm
Xilinx
FPGA功耗评估（笔记）
Xilinx
PowerEstimatorUG440XPE（
Xilinx
PowerEstimator）功耗包括静态功耗和动态功耗动态功耗的动态部分（易操作）动态功耗的静态部分静态功耗，降低功耗，电压和功耗关系
请叫我小菜鸡先生
·
2020-08-20 00:14
FPGA
xilinx
dma调试笔记
按照官方案例，启动接收传输：u32Status=XAxiDma_SimpleTransfer(&AxiDma,(UINTPTR)RxDMAPtr,(u32)(1024),XAXIDMA_DEVICE_TO_DMA);if(Status!=XST_SUCCESS){printf("dmafromdeviceerror:%d\n",Status);pthread_exit(0);}发现接收到的中断总会
左氏浮夸
·
2020-08-20 00:33
FPGA
Xilinx
7系列FPGA概览
Xilinx
7系列FPGA概览文章目录
Xilinx
7系列FPGA概览1.
Xilinx
的四个工艺级别2.Virtex、Kintex、Artix和Spartan3.7系列特点4.7系列命名规则5.7系列资源概括
碎碎思
·
2020-08-19 23:24
FPGA
FPGA
Xilinx
功耗分析
针对FPGA设计中的功耗分析，
Xilinx
公司推出了简单的速查表格和专用的功耗分析工具——XPower。对于开发初期的FPGA功耗估算，设计者一般使用
Xilinx
公司提供的简单图表和公式。
TIC_YX
·
2020-08-19 23:03
FPGA
VHDL
fpga
互联网
Build an image and run it in the QEMU emulator on Yocto Project Release 1.8(fido)
BuildanimageandrunitintheQEMUemulatoronYoctoProject1.DevelopmentEnvironmenthostmachine:Ubuntu14.04runningonvirtualboxtargetmachine:qemufor
Xilinx
zynq1.1
qq_38912170
·
2020-08-19 11:39
linux
Xilinx
7系FPGA LVDS使用要注意了，供电不能搞错
最近新做了一块板子，用到Spartan7芯片对前级视频源叠加OSD菜单，前级会将HMDI转成LVDS送给FPGA处理，在原理图设计阶段没有仔细阅读fpga手册，导致LVDSBANK供电错误，应该接2.5V，实际接3.3V，且BANK供电没有用磁珠隔开，整板3.3V铺在一个平面，导致fpgalvds无法工作。搜集了相关资料，这里做下小结，避免后续再犯类似错误。--------------------
达则兼济天下SEU
·
2020-08-19 10:33
FPGA/DSP
FPGA入门
Xilinx
暑期学校学习Day2
早上的课程流程1、SEA开发板简介这部分没怎么听，自己用的EGO1，听起来SEA好用一些，而且本次课程的实验指导书用的也是那个板子，EGO1要多花点时间了。2、FPGA开发流程利用Vivado进行FPGA开发设计的操作流程，比较固定，硬件描述语言设计，写激励仿真，进行引脚绑定，生成BIT流下到板子里调试，网上资料很多。然后讲了一些案例，Arduino+FPGA案例、ESP32+FPGA案例。这部分
半__月
·
2020-08-19 08:15
《深入浅出玩转FPGA》笔记1~3
文章目录1初识FPGA1.1FPGA与ASIC1.2FPGA与CPLD1.3Altera与
Xilinx
1.4Verilog与VHDL1.5FPGA基本结构2应用领域2.1片上系统3开发流程该部分是书的第一部分
吉大秦少游
·
2020-08-19 06:13
硬件逻辑与硬件描述
AR# 66297 SDK - 设计助手
https://china.
xilinx
.com/support/answers/66297.html系统调试程序:答复记录说明(
Xilinx
Answer63871)XSDB内存访问失败：“ErrorInvalidaddressitcanhangPSinterconnect
写写代码想想她
·
2020-08-19 01:33
zynq
Xilinx
vivado FIFO 与 Altera FIFO 一些注意事项（草稿）
FWFT：FirstWordFallThrough的缩写，好像是
Xilinx
的说法，Altera对应的概念是Show-aheadsynchronous(SASO)。
wugz89
·
2020-08-18 18:46
FPGA
XILINX
VIVADO器件分配管脚：LVDS差分电平信号如何分配管脚？
引用：https://www.cnblogs.com/YangGuangPu/p/11478487.html最近在把QuartusPrime15.1的工程移植到Vivado2019.1，需要改变的地方还是很多的，先记一下差分信号在FPGA中的收发管脚定义和配置。以LVDS信号为例吧。在7SeriesFPGA&ZYNQ-7000AllProgrammableSoCLibraryGuideforHDL
yundanfengqing_nuc
·
2020-08-18 10:16
xilinx
vivado的Combinatorial Loop Alert问题
[DRCLUTLP-1]CombinatorialLoopAlert:1LUTcellsformacombinatorialloop.Thiscancreatearacecondition.Timinganalysismaynotbeaccurate.Thepreferredresolutionistomodifythedesigntoremovecombinatoriallogicloops.I
yundanfengqing_nuc
·
2020-08-18 10:16
FPGA
关于
xilinx
fir use reloadable coefficient的用法
最近用到系数可以重新配置的fir滤波器，调用
xilinx
提供的ipcore，使用了usereloadablecoefficient功能，但有以下几点疑问，哪位有用过的大虾能否指点迷津下1、使用usecoefficientsreloadable
长弓的坚持
·
2020-08-18 10:38
FPGA开发
基于KU115的FPGA加速卡
该FPGA加速板卡基于
Xilinx
的高性能KintexUltraScaleFPGA设计，挂载2组DDR4SDRAM缓存单元，每组最大支持4GB容量，72bit（包含ECC，8bit），可实现进行复杂逻辑与算法时的数据缓存
FPGA IP
·
2020-08-18 05:17
技术交流
上板子在线抓波发现app_rdy一直为低
现象使用
Xilinx
的MIGIP测试外挂DDR3的读写发现一段很短的时间后app_rdy恒为低，并且最后一个读出的数据全是F。
weixin_30846599
·
2020-08-17 16:35
Xilinx
Vivado的使用详细介绍（3）：使用IP核
IP核（IPCore）Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。使用Verilog调用IP核这里简单举一个乘法器的IP核使用实例，使用Verilog调用。首先新建工程，新建demo.v顶层模块。添加IP核点击F
南方铁匠
·
2020-08-17 05:53
FPGA
FPGA
IP核
Linux CAN驱动及测试总结
平台：Zynq-7010内核：Linux3.14.52
Xilinx
官网CAN驱动相关：http://www.wiki.
xilinx
.com/Linux+CAN+driver1、内核中开启CAN总线：1）
躺着的树懒
·
2020-08-17 03:34
基于zynq的CAN接口移植
二向内核中添加
xilinx
的can的驱动模块[*]Networkingsupport--->CANbussubsy
chenzhuanhan1007
·
2020-08-17 00:52
Xilinx
FPGA_as_a_Service之
Xilinx
Base Runtime脚本分析 /utilities/docker_install.sh
Xilinx
FPGA_as_a_Service之
Xilinx
BaseRuntime脚本分析host_setup.sh运行会调用/utilities/docker_install.sh脚本安装docker
肥叔菌
·
2020-08-17 00:31
FPGA开发
Xilinx
FPGA_as_a_Service之
Xilinx
Base Runtime脚本分析 run.sh
看其中的usage函数，列出了脚本参数的使用usage(){echo"Runningrun.shtostartadockercontainerforXRTruntime."echo""echo"Usage:"echo"./run.sh--version--os-version"echo"./run.sh-v-o"echo":2018.3/2019.1/2019.2"echo":ubuntu-18.
肥叔菌
·
2020-08-17 00:31
FPGA开发
fpga
Xilinx
FPGA_as_a_Service 概述
FPGA_as_a_Service仓库分为四个子仓库：
Xilinx
BaseRuntime（预装了
Xilinx
运行时和setup、flashAlveo加速卡的Docker镜像）、Containerization
肥叔菌
·
2020-08-17 00:01
FPGA开发
#
Kubernetes
Xilinx
FPGA_as_a_Service之
Xilinx
Base Runtime脚本分析 host_setup.sh
参照[
Xilinx
FPGA_as_a_Service概述](https://feishujun.blog.csdn.net/article/details/107910624)的安装流程，本篇博客对
Xilinx
BaseRuntime
肥叔菌
·
2020-08-17 00:01
FPGA开发
shell
Cygwin综合实现RISC-V出错
RISC-V的例子都要求在LINUX下安装VIVADO，比较麻烦，想在WINDOWS下用Cygwin试试1.打开cygwin，运行如下命令exportPATH=$PATH:/cygdrive/c/
Xilinx
zkf0100007
·
2020-08-16 22:32
FPGA
学习
XILINX
HLS工具的官方资料
学习
XILINX
HLS工具的官方资料参考文献项目简述官方学习资料
Xilinx
官方教程总结参考文献[1]、小鱼FPGA（微信公众号）项目简述HLS工具是
Xilinx
官方发布的一个高层次综合工具，可以把用C
朽月
·
2020-08-16 22:10
HLS
在Ubuntu 11.04 上安装
Xilinx
ISE 13.1指南，附出错的改正方法
安装环境:Ubuntu11.04安装版本:
Xilinx
ISE13.1一，下载
Xilinx
_ISE_DS_13.1_O.40d.1.1.iso这个是Windows/Linux双平台破解版，大概4.94G吧
zfpnuc
·
2020-08-16 22:38
Embedded
System
Linux
Server
FPGA约束文件
Xilinx
FPGA设计约束的分类
Xilinx
定义了如下几种约束类型：•“AttributesandConstraints”•“CPLDFitter”•“GroupingConstraints”•“LogicalConstraints
baihengpei
·
2020-08-16 22:55
硬件设计与调试
XILINX
时序报告重要参数的含义
本文讲解
XILINX
FPGA生成时许报告后各参数的含义，综合完后打开ReportTimingSummary，跟ISE不一样的是Vivado综合后的时序报告是可信的，但注意要将约束添加好，如果在综合时没有添加约束
efangfd
·
2020-08-16 22:05
PYNQ2裸跑之网络
我所使用vivado版本：2018.3第一步：新建工程将PYNQ2板卡文件复制到“
Xilinx
\Vivado\2018.3\data\boards”，就可以进行板卡预配置。
LYC_0504
·
2020-08-16 21:25
ZYNQ
FPGA
PYNQ
win10操作系统安装ISE14.7
1、运行
Xilinx
_ISE_DS_Win_14.7_1015_1目录下的xsetup.exe的应用程序；2、在弹出的Welcom对话框中选择Next；3、勾上图中的两个勾，接收条款，再点击Next；4
颖妹子
·
2020-08-16 21:18
pynq(https://github.com/
Xilinx
/PYNQ_Workshop)
PYNQ_Workshopforv2.2该存储库包含为期1天的实际PYNQ研讨会的培训材料。该材料包括PDF演示文稿，JupyterNotebook实验室示例和相应的实验室文件。研讨会包括介绍性演示和四个动手实验课程。每个实验课程都有相应的演示文稿。运行实验的先决条件：PYNQ-Z1或PYNQ-Z2板PYNQv2.2用于PYNQ-Z1或PYNQ-Z2板的图像要完成第2节中的所有实验，您还需要：Gr
果乐果香
·
2020-08-16 21:16
FPGA学习
关于ISE、iMPACT等软件在Win10系统中运行遇到的问题及解决方法总结（摘自黑金教程、我没有验证过）
解决方法：找到程序安装路径下的这两个文件夹X:\
Xilinx
\14.7\ISE_DS\ISE\
攻城狮Bell
·
2020-08-16 21:42
Xilinx
OFFSET偏移约束略谈
Xilinx
OFFSET偏移约束略谈-=c00s19n=-coosign#sohu.com2011年5月29日
Xilinx
ISE约束除了Period约束，最基本的应该就是OFFSET约束（偏移约束）了。
weixin_33887443
·
2020-08-16 21:20
ISE 14.7安装教程最新版（Win10安装）——解决Win10安装完后打不开快捷方式的方法...
ISE14.7安装教程最新版（Win10安装）
Xilinx
ISE是一款世界著名的硬件设计软件，它为设计流程的每一步都提供了直观的生产力增强工具，覆盖从系统级设计探索、软件开发和基于HDL硬件设计，直到验证
weixin_30938149
·
2020-08-16 21:02
【接口时序】6、IIC总线的原理与Verilog实现
一、软件平台与硬件平台软件平台：1、操作系统：Windows-8.12、开发套件：ISE14.73、仿真工具：ModelSim-10.4-SE、ChipScope硬件平台：1、FPGA型号：
Xilinx
weixin_30609287
·
2020-08-16 21:08
verilog中24LC04B iic(i2c)读写通信设计步骤，以及程序常见写法错误。
板子使用的是黑金的是
xilinx
spartan—6开发板，首先准备一份24LC04B芯片资料，读懂资料后列出关键参数。
weixin_30485799
·
2020-08-16 21:32
嵌入式
vivado使用心得(一)
最新消息请看最后~我的任务是分析Verilog程序中的算法...于是自然搭配
Xilinx
(赛灵思)发布的vivado集成开发环境进行分析.我用的版本是vivado2017.1版本,在这之前,2014.4
weixin_30426879
·
2020-08-16 21:28
Ubuntu 14.04 安装
Xilinx
ISE 14.7 全过程
这个帖子作为我安装
xilinx
ISE14.7版本一个记录。希望给需要的人一些帮助，这些内容绝大部分也是来源于互联网。
lceBear
·
2020-08-16 21:55
Xilinx
ISE 14.7 安装教程
在软件安装之前，得准备好软件安装包，可从
Xilinx
官网上下载：http://china.
xilinx
.com/support/download/index.html/content/
xilinx
/zh
weixin_30271335
·
2020-08-16 21:19
【Linux软件安装】Ubuntu12.04:
Xilinx
ISE 14.6
链接：http://www.
xilinx
.com/support/download/index.html/content/
xilinx
/en/downloadNav/design-tools.html到官网
weiweiliulu
·
2020-08-16 21:46
linux
xilinx
FPGA
Xilinx
ISE 14.2&14.4 Compiler比较
缺省情况下：
Xilinx
ISE14.2的编译器位于c:\
Xilinx
\14.2\ISE_DS\EDK\gnu\arm\nt64\bin，版本为gccversion4.6.1(SourceryCodeBenchLite2011.09
WaveRider2012
·
2020-08-16 21:38
XilinxZynq
Windows下
Xilinx
ISE的的使用问题
1.
Xilinx
ISE安装挂载ISO文件或解压ISO/RAR文件，找到xsetup.exe，双击可执行安装程序，安装过程中按照默认选项不断执行下一步即可，如果要更改安装目录，请选择英文目录，并且不要出现空格
swiftiex
·
2020-08-16 21:44
嵌入式
xilinx
时序约束
下面主要总结一下
Xilinx
FPGA时序约束设计和分析。一、周期约束周期约束是
Xilinx
FPGA时序约束中最常见的约束方式。它附加在时钟网线上，
tianhen791
·
2020-08-16 21:10
FPGA
上一页
30
31
32
33
34
35
36
37
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他