FPGA定点数截断实现

rounding/truncation fixed-point

it depends on the type of data in the 32 bit number.. if all bits contain data truncate the 16 LSBs .. if say some of MSBs are repeated sign bits truncate them except one. or if the data content varies from 0 to 2^32 select a variable truncation point and adjust the bit postions in the next block..

实际上, 任何定点格式都不能表示其负数最小值的相反数 ,如一般DSP使用的只有一个整数位表示定点数表示法,表示范围是[-1,1),可以表示-1,但是它不能表示+1。

你可能感兴趣的:(Verilog)