RISC-V & rocket-chip目录

目录

大家好，为了使更多人认识和研究RISC-V与rocket-chip，我将分享我学习RISC-V和rocket-chip的资料。有部分是官方的开源资料，有部分是我个人对RISC-V和rocket-chip的研究。资源来源于网络和我自己的实验，若有侵权行为，请您联系我[email protected]。若有关于rocket-chip的问题与合作也可以联系我。

关于rocket-chip的项目，我将会从以下几方面进行分享，内容会随我的研究不断增加：

1、RISC-V & rocket-chip
链接：https://blog.csdn.net/a_weiming/article/details/84504687
1.1 用户指令集的解读
1.2 特权指令集的解读
1.3 Debug指令集的解读

2.1、windows下仿真环境的搭建
链接：https://blog.csdn.net/a_weiming/article/details/84558710
2.1.1 Debussy的使用
2.1.2 Modelsim的使用
2.1.3 Iverilog & GTKWave的使用

2.2、Linux系统中VCS、Dve & Verdi的使用
链接：https://blog.csdn.net/a_weiming/article/details/90741174

3、rocket-chip项目的具体内容
3.1 rocket-chip的项目架构
链接：https://blog.csdn.net/a_weiming/article/details/84576660
3.2 工具链的编译与使用
链接：https://blog.csdn.net/a_weiming/article/details/84801051
3.3 riscv-isa-sim的使用
链接：https://blog.csdn.net/a_weiming/article/details/85085112
3.4 riscv-tests的使用
链接：https://blog.csdn.net/a_weiming/article/details/86585963
3.5 riscv-openocd的使用(因为我没有硬件，这个暂时不写了)
3.6 chisel3的安装与使用
链接：https://blog.csdn.net/a_weiming/article/details/87644499
3.7 Chisel3 & Scala & Rocket-chip verilog的生成
链接：https://blog.csdn.net/a_weiming/article/details/87651285
3.8 如何建立自己的RISC-V编译环境?
链接：https://blog.csdn.net/a_weiming/article/details/89006615

4、rocket-chip的代码分析
4.1 chisel3 & scala & rocket-chip verilog的生成
链接：https://blog.csdn.net/a_weiming/article/details/87651285
4.2 如何配置一个自定义的rocket-chip
链接：https://blog.csdn.net/a_weiming/article/details/87738287
4.3 rocket-chip流水线、ICache & DCache的结构
链接：https://blog.csdn.net/a_weiming/article/details/89932149
4.4 rocket-chip的中断使用
4.5 Tilelink协议
4.6 结合rocket-chip研究debug协议
4.7 ROCC & Example
4.8 RISC-V矢量指令集学习记录
链接：https://blog.csdn.net/a_weiming/article/details/89006951

5、其他
5.1 riscv-sodor & rocket-chip流水线分析
5.2 freedom项目简介